XILINX 7系列FPGA普通IO与差分IO

  🏡《Xilinx FPGA开发宝典》

---

---

1，概述

    本文介绍XILINX 7系列FPGA普通IO和差分IO的识别方法与注意事项。

---

2，IO说明

    7系列FPGA的绝大多数IO均支持差分，但是有些IO是不支持的，应注意不要用错差分IO的极性以及不要将普通非差分IO作为差分IO使用。

    如下图所示差分IO的命名一般为：IO_L#P_#（差分正端）IO_L#N_#(差分负端）。第1个#代表差分对编号不同的差分对具有不同的编号。第2个#代表差分对所在的Bank,由于FPGA的IO参考电平是按照Bank进行供电的，所以差分对所在的Bank应尤其注意。

例如:IO_L20P_T2_16代表第20个差分对的正端，差分对位于第16BANK。

    如下图所示单端IO的命名一般为：IO_#_#。第1个#代表单端IO的编号。第2个#代表单端IO所在的Bank,由于FPGA的IO参考电平是按照Bank进行供电的，所以单端IO对所在的Bank应尤其注意。

例如:IO_25_16代表第25个单端IO，IO对位于第16BANK。

---

3，总结

    能够正确的识别FPGA的普通IO和单端IO是使用FPGA进行开发设计的第1步，削减了普通IO后，也会让动辄成百上千的FPGA变得更加易于上手。

---

  🏡《Xilinx FPGA开发宝典》