VHDL数字频率计的设计

最新推荐文章于 2024-06-03 18:39:29 发布
最新推荐文章于 2024-06-03 18:39:29 发布
阅读量4.8k 收藏 98
点赞数 24
文章标签： 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_69717393/article/details/130239562
版权

  • 一.实验目的

  • 二.实验内容

  • 三.实验设计

  • 四.实验步骤

  • 五.实验结果

  • 一.目的

  • 1．学习Quartus Ⅱ/ISE Design Suite软件的基本使用方法。

    2．熟悉GW48系列或其他EDA实验开发系统的基本使用方法。

    3．学习VHDL基本逻辑电路的综合设计应用。

  • 二.内容

  • 设计并调试好8位十进制数字频率计，并用GW48系列或其他EDA实验开发系统进行硬件验证，具体包括系统结构设计、VHDL程序设计、程序仿真与分析、逻辑综合分析、硬件逻辑验证等内容。

  • 三.设计

  • 总体设计：设计一个8位十进制数字频率计，编写底层文件十进制计数器的源程序CNT10.VHD，编写分频器的源程序CLKGEN.VHD，动态扫描的源程序CTRLS.VHD，动态计数的源程序DISPLAY.VHD，寄存器源程序REG32B.VHD，以及计数使能信号源程序TESTCTL.VHD，由模块构成顶层电路数字频率计的源程序FREQ.VHD，其中底层和顶层电路均采用VHDL文本输入。

    设计思路:数字频率计数器其功能是测出某个频率的大小。

    频率 =  上升沿脉冲个数 /  T   ， 当T等于1s时候，则频率=上升沿脉冲个数，故测出上升沿脉冲个数，此实验通过一个分配器的操作来达到输出的周期时间为1S。当TSTEN高电平时，允许计数；低电平时，停止计数，并保持其所计的数。在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒钟的计数值锁存进32位锁存器REG32B中，由外部的7段译码器译出并稳定显示。锁存信号之后，必须有一清零信号CLR_CNT对计数器进行清零，为下一秒钟的计数操作做准备。为了产生这个时序图，需首先建立一个由D触发器构成的二分频器，在每次时钟CLK上沿到来时其值翻转。其中，控制信号时钟CLK的频率取1Hz，而信号TSTEN的脉冲恰好为1s，可以用作阀门信号，此时，根据测频的时序要求，可得出信号LOAD和CLR_CNT的逻辑描述

    1、用8个CNT10来表示数字进位，利用分频器进行分频

    图1基本方案演示

    2、CLKGEN分频器分析，这里注意的是我选择的时钟是内部时钟50M，为了产生1s的时钟周期，我需要对其进行5M分频，但是为了能够波形仿真，所以还使用了一个分频常数小的分频器。利用动态扫描和动态计数的方式在数码管上显示，可以动态的显示数字变化，达到频率计的功能。

    图2    原理图

四 .步骤

  1. 分析：利用quartus软件编写底层源程序：编写底层文件十进制计数器的源程序CNT10.VHD，编写分频器的源程序CLKGEN.VHD，动态扫描的源程序CTRLS.VHD，动态计数的源程序DISPLAY.VHD，寄存器源程序REG32B.VHD，以及计数使能信号源程序TESTCTL.VHD，由模块构成顶层电路数字频率计的源程序FREQ.VHD，其中底层和顶层电路均采用VHDL文本输入。

2、文件及工程的建立，用VHDL文件编辑好各个模块的源程序，工程编译观察工程是否实现

图5.1  编译程序结果图

3、工程仿真，建立仿真文件，观察仿真结果

对TESTCTL仿真：

图5.2  TESTCTL波形仿真图

TESTCTL是计数使能信号，控制计数器，锁存器及清零何时工作。TSTEN和LOAD的波形是相反的，由于计数器在工作的时候锁存器并不工作，而计数器不工作的时候，LOAD为1代表锁存器开始工作，也可以看到CLR清零信号在TSTEN和CLK为0的时候来到一个上朓沿，代表进行清零，其中CLK有部分时间的延迟证明了信号的延迟特性。 

对FREQ进行波形仿真：

图5.3  FREQ波形仿真图

 为了能够让波形能够显示出来，除了将DOUT设为可读之外，还需要将分频常数减小，为了达到测评的效果，将测试频率FSIN设置为2种不同的频率，通过GOUT得出被测频率的大小，其中COM为数码管的公共端，依次动态点亮，其中DOUT的数值对应SEG中数码管的八段管显示。 

4、芯片管脚的锁定：

选择硬件相关的芯片EP3C55F484并对程序进行引脚锁定，对应给的常用的引脚锁定图进行锁定。选择好按键和时钟的引脚锁定，其数码管以常用的进行锁定。

图5.4  引脚锁定图

管脚锁定依照图5.5

图5.5管脚锁定依据图

  1. 逻辑综合结果，查看程序RTL仿真图，熟悉整体电路状态。

图5.6  程序RTL视图

  1. 编程下载及验证，硬件验证功能是否实现

图5.7 硬件验证

五.结果分析

  1. 测频结果

 可以看出测试结果与被测频率之间有一定的误差，其主要原因是硬件存在信号的传输，所以有一定的延迟特性。

图6. 7  频率计测频结果

  2. 源代码分析

--CLKGEN的源程序

--CLKGEN

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY CLKGEN IS

PORT(CLK: IN STD_LOGIC;

     NEWCLK: OUT STD_LOGIC);

END ENTITY CLKGEN;

ARCHITECTURE ART OF CLKGEN IS

--SIGNAL CNT: INTEGER RANGE 0 TO 10#49999999#;

SIGNAL CNT: INTEGER RANGE 0 TO 10#1#;

BEGIN

 PROCESS(CLK) IS

 BEGIN

 IF CLK'EVENT AND CLK='1' THEN

   --IF CNT=10#49999999# THEN CNT<=0;

   IF CNT=10#1# THEN CNT<=0;

   ELSE CNT<=CNT+1;

  END IF;

 END IF;

END PROCESS;

PROCESS(CNT) IS

   BEGIN

    --IF CNT=10#49999999# THEN NEWCLK<='1';

          IF CNT=10#1# THEN NEWCLK<='1';

      ELSE

        NEWCLK<='0';

    END IF;

  END PROCESS;

 END ARCHITECTURE ART;

-- REG32B的源程序

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY REG32B IS

  PORT(LOAD:IN STD_LOGIC;    --为1时候代表锁存器工作

       DIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0);  --DIN是计数结果

                   DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0));

END ENTITY REG32B;

ARCHITECTURE ART OF REG32B IS

  BEGIN

         PROCESS(LOAD,DIN)IS

          BEGIN

           IF(LOAD'EVENT AND LOAD='1')THEN

                   DOUT<=DIN;

           END IF;

         END PROCESS;

END ARCHITECTURE ART;

-- TESTCTL的源程序

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY TESTCTL IS

--其中clk信号由分配器产生

   PORT(CLK:     IN STD_LOGIC;

              TSTEN:   OUT STD_LOGIC; --输出时钟信号，用于控制计数器

                    CLR_CNT: OUT STD_LOGIC;  --清零信号，用于清除计数器数据

                    LOAD:    OUT STD_LOGIC); --用于发送给寄存器用于存储数据，其中电平波形于TSTEN相反

END ENTITY TESTCTL;

ARCHITECTURE ART OF TESTCTL IS

 SIGNAL DIV2CLK : STD_LOGIC;  --2分频时钟信号

 BEGIN

  PROCESS(CLK)  IS

   BEGIN

          IF CLK'EVENT AND CLK='1' THEN

          DIV2CLK<= NOT DIV2CLK;   --进行一个翻转

          END IF;

   END PROCESS;

 PROCESS(CLK,DIV2CLK)  IS

         BEGIN

          IF CLK='0'AND DIV2CLK='0' THEN

            CLR_CNT<='1';

           ELSE CLR_CNT <='0';

          END IF;

  END PROCESS;

         LOAD<=NOT DIV2CLK;

         TSTEN <= DIV2CLK;

END ARCHITECTURE ART;

-- FREQ的源程序

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; --六号口为被测频率口，8号口为动态扫描的端口

ENTITY FREQ IS

  PORT(FSIN:IN STD_LOGIC;

       CLK:IN STD_LOGIC;

                   CLK2:IN STD_LOGIC;

                   DOUT:BUFFER STD_LOGIC_VECTOR(31 DOWNTO 0);

                   COM:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

                   SEG:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));

END ENTITY FREQ;

ARCHITECTURE ART OF FREQ IS

  COMPONENT CNT10 IS

  PORT(CLK:IN STD_LOGIC;

       CLR:IN STD_LOGIC;

                   ENA:IN STD_LOGIC;

                   CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);

                   CO:OUT STD_LOGIC);

  END COMPONENT CNT10;

  COMPONENT REG32B IS

  PORT(LOAD:IN STD_LOGIC;

       DIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0);

                   DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0));

  END COMPONENT REG32B;

  COMPONENT TESTCTL IS

  PORT(CLK:IN STD_LOGIC;

       TSTEN:OUT STD_LOGIC;

                   CLR_CNT:OUT STD_LOGIC;

                   LOAD:OUT STD_LOGIC);

  END COMPONENT TESTCTL;

  COMPONENT CLKGEN IS

PORT(CLK: IN STD_LOGIC;

     NEWCLK: OUT STD_LOGIC);

END COMPONENT CLKGEN;

  COMPONENT CTRLS IS

  PORT(CLK:IN STD_LOGIC;

       SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));

  END COMPONENT CTRLS;

  COMPONENT DISPLAY IS

  PORT(SEL:IN STD_LOGIC_VECTOR(2 DOWNTO 0);

       DATAIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0);

                   COM:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

                   SEG:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));

  END COMPONENT DISPLAY;

  SIGNAL SD:STD_LOGIC_VECTOR(31 DOWNTO 0);

  --SIGNAL DOUT:STD_LOGIC_VECTOR(31 DOWNTO 0);

  SIGNAL S0,S1,S2,S3,S4,S5,S6,S7,S8,SC,SE,SL:STD_LOGIC;

  SIGNAL S9:STD_LOGIC_VECTOR(2 DOWNTO 0);

  BEGIN

  U0:CLKGEN PORT MAP(CLK=>CLK,NEWCLK=>S0);

  U1:TESTCTL PORT MAP(CLK=>S0,TSTEN=>SE,CLR_CNT=>SC,LOAD=>SL);

  U2:CNT10 PORT MAP(FSIN,SC,SE,SD(3 DOWNTO 0),S1);

  U3:CNT10 PORT MAP(S1,SC,SE,SD(7 DOWNTO 4),S2);

  U4:CNT10 PORT MAP(S2,SC,SE,SD(11 DOWNTO 8),S3);

  U5:CNT10 PORT MAP(S3,SC,SE,SD(15 DOWNTO 12),S4);

  U6:CNT10 PORT MAP(S4,SC,SE,SD(19 DOWNTO 16),S5);

  U7:CNT10 PORT MAP(S5,SC,SE,SD(23 DOWNTO 20),S6);

  U8:CNT10 PORT MAP(S6,SC,SE,SD(27 DOWNTO 24),S7);

  U9:CNT10 PORT MAP(S7,SC,SE,SD(31 DOWNTO 28),S8);

  U10:REG32B PORT MAP(SL,SD(31 DOWNTO 0),DOUT);

  U11:CTRLS PORT MAP(CLK2,S9);

  U12:DISPLAY PORT MAP(S9,DOUT,COM,SEG);

END ARCHITECTURE ART;

 

 

 

XUAN xue
关注
  • 24
    点赞
  • 踩
  • 98
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
VHDL数字时钟设计
weixin_37328901的博客
10-26 5372
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity second is port (clk,clr,en:in std_logic;          sec0,sec1:out std_logic_vector(3 downto 0);        co:outstd_...
VHDL 数字频率计设计
12-16
实验课需要用到 且调试通过~ LIBRARY IEEE ; --有时钟使能的十进制计数器 USE IEEE.STD_LOGIC_1164.ALL ; ENTITY CNT10 IS PORT (CLK : IN STD_LOGIC ; -- 计数时钟信号 CLR : IN STD_LOGIC ; -- 清零信号 ...
基于FPGA的数字频率计设计报告.doc
05-27
基于FPGA的数字频率计设计报告.doc
基于VHDL语言数字频率计的设计.pdf
05-17
本报告介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，多功能数字频率计的设计方法。该频率计采用 VHDL语言程序与原理图相结合的方法，极大地减少了硬件资源占用。该数字频率计测量范围为 0 到 9999HZ，基准频率为 1HZ，结果用 4 只 7 段数码管显示十进制结果。中间用到了设置控制电路、计数电路、锁存电路和译码电路等模块。仿真结果表明，该数字频率计性能优异，设计语言灵活，硬件更简单，速度更快 。
基于FPGA的数字频率计设计VHDL代码ISE仿真
最新发布
xiakunpei123的博客
06-03 921
1．输入为矩形脉冲，频率范围 10Hz~100kHz； 2．用五位数码管显示；只显示最后的结果，不要将计数过程显示出来； 3．单位为 Hz 和 kHz 两档，自动切换。
数电课设之数字频率计设计
06-15
数电课设之数字频率计设计
数字频率计
02-16
数字频率计功能 （1）设计一个4位数字显示的十进制频率计，其测量范围为1MHz。 （2）测量值通过4个数码管显示以8421BCD码形式输出； （3）采用记忆显示方式，即计数过程中不显示数据，待计数过程结束后，显示计数结果，并将此显示结果保持到下一次计数结束。显示时间应不小于1s。 （4）可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)； 当输入信号的频率大于相应量程时，有溢出显示。
数字频率计课程设计（电路设计）完整原创
06-18
这是一份很完整的电路设计，内含课程设计报告，电路设计图、元器件清单以及实验成功后的照片。个人原创，并实验成功~~~
课程设计数字频率计的设计
10-22
一、设计任务与要求 1．用74系列数字器件设计一个频率计，该频率计测量频率小于10KHz，测量数据显示3秒以上，被测信号为幅值小于10V的脉冲或幅值小于10V的正弦交流电压。基本电路主要由放大整形电路、时基电路、闸门电路和逻辑控制电路组成。设计过程是运用EWB软件完成电路设计部分。 2．整形电路：将输入频率为周期的信号（如正弦波、三角波等）进行整形，使之成为矩形脉冲。 时基电路：作用是产生一个标准时间信号 (高电平持续时间为1s)。 闸门电路：闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1S内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。逻辑控制电路：作用有两个：一是产生锁存脉冲信号，使显
基于EDA技术的频率计系统设计
FPGA/MATLAB学习教程/源码/项目合作开发
10-21 1万+
EDA（Electronic Design Automation）即电子设计自动化。EDA技术指的是以计算机硬件和系统软件为基本工作平台，以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统设计的主要表达方式，自动完成集成电子系统设计的一门新技术。EDA旨在帮助电子设计工程师在计算机上完成电路的各种设计，使得硬件设计如同软件设计一样方便快捷，为数字系统设计带来了极大的灵活性。 电子设计自动化EDA 技术, 是一种以计算机为基本工作平台, 利用计算机图形学、拓扑逻辑学、计算数学以至人工智能学等多种计算机应
EDA实验：数字频率计（FREQ）设计（VHDL)
zzhao2580的博客
04-24 1万+
数字频率计数器基于VHDL语言的设计 设计并调试好8位十进制数字频率计，并用GW48系列或其他EDA实验开发系统（事先应选定拟采用的实验芯片的型号）进行硬件验证
数字频率计设计
热门推荐
FPGA/MATLAB学习教程/源码/项目合作开发
10-21 2万+
设计任务与要求 1、设计任务 设计并实现一个数字频率计。 2、基本要求： 测频率范围：10Hz ~ 10K Hz。为保证测量精度分为三个频段： 10Hz ~ 100 Hz 100Hz ~ 1K Hz 1 K Hz ~ 10K Hz 当信号频率超过规定的频段上限时，设有超量程指示。三个频段之间用手动切换。 输入波形：低频函数信号发生器输出的方波，幅度为5V 。 测量误差：σ≤±1%。 显示和响应时间： 测量结果用三位半导体数码管显示，要求显示数码稳定清晰...
基于VHDL的数字频率计的设计
06-09
基于VHDL的数字频率计的设计 本文主要介绍了基于VHDL的数字频率计的设计，涵盖了VHDL语言、MAX+PLUSⅡ开发工具、数字频率计的设计原理和实现方法等知识点。 一、VHDL语言简介 VHDL（VHSIC Hardware Description ...
数字频率计_vhdl_数字频率计_
09-30
通过阅读这份文档，读者不仅可以了解如何使用VHDL实现数字频率计，还能掌握硬件描述语言在实际项目中的应用技巧，对于提升数字系统设计能力具有重要意义。对于电子工程师而言，理解和掌握VHDL语言以及如何利用它来...
数字频率计设计VHDL
11-22
在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示
基于VHDL语言的数字频率计的设计方案
01-20
摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频...
CASE_03 基于FPGA的等精度数字频率计
比特电子工作室
08-24 3956
目录 1. 简介 2.数字频率计的基本原理 2.1 数字频率计的设计方案 2.1.1 方案一：M法测频原理 2.1.2方案二：T法测频原理 2.1.3 方案三：M/T法原理（等精度测量法） 3 数字频率计的模块设计 3.1测频模块 3.2显示数值分解模块 3.3数码管译码与动态扫描模块 4数字频率计的系统逻辑设计 4.1 频率计顶层设计代码 4.2 频率计系统模块框图 5硬件设计 5.1电源接口电路设计 5.2电源...
51单片机制作数字频率计
优信电子的博客
11-28 3630
数字频率计是能实现对周期性变化信号频率测量的仪器。传统的频率计通常是用很多的逻辑电路和时序电路来实现的，这种电路一般运行较慢，而且测量频率的范围较小。这篇文章介绍以单片机STC89C52为核心，通过对输入的脉冲进行计数，运用单片机的运算和控制功能并采用数码管将所测频率显示出来。软件方面采用C语言编程，运用定时计数器测量频率，再调显示函数，将测得的结果显示在数码管上。系统简单可靠、操作简易，能基本满足一般情况下的需要。既保证了系统的测频精度，又使系统具有较好的实时性。
基于51单片机数字频率计的设计与实现
qq_62760217的博客
04-06 1万+
数字频率计是一种基本的测量仪器。它被广泛应用于航天、电子、测控等领域，还被应用在计算机及各种数学仪表中。一般采用的是十进制数字，显示被测信号频率。基本功能是测量正弦信号，方波信号以及其他各种单位时间内变坏的物理量。由于其使用十进制数显示，测量迅速精确，显示直观，所以经常被用来使用。 本文主要介绍数字频率计的设计和调试，本作品是基于52单片机作为平台，基本原理是通过52单片机进行频率的采集和分析工作，在通过程序使其显示在LCD1602的液晶显示屏上，通过液晶显示屏，让使用者能够直观的看到当前的输入频率是多少。
Verilog数字频率计设计
06-06
数字频率计是一种常见的电子测量仪器，用于测量信号的频率。在Verilog中设计数字频率计可以使用计数器和时钟信号来实现。以下是一个基本的Verilog数字频率计设计： ``` module freq_counter( input wire clk, // 时钟信号输入 input wire reset, //复位信号输入 input wire signal, //待测频率信号输入 output reg [31:0] count //输出计数器值 ); reg [31:0] count_reg; // 内部计数器寄存器 always @(posedge clk or posedge reset) begin if (reset) begin // 复位计数器 count_reg <= 0; end else begin count_reg <= count_reg + 1; // 计数器加1 end end reg [31:0] count_temp; // 存放计数器值的临时寄存器 reg [31:0] count_old; // 存放上一次计数器值的寄存器 reg [31:0] frequency; // 存放频率值的寄存器 always @(posedge clk) begin if (signal && !count_temp) begin count_old <= count_reg; end count_temp <= signal; end always @(posedge clk) begin if (count_temp && !signal) begin frequency <= $div(count_reg - count_old, 2); // 计算频率 end end assign count = count_reg; // 输出计数器值 endmodule ``` 这个数字频率计设计需要一个时钟信号作为输入，一个复位信号用于复位计数器，一个信号输入来测量频率。计数器每当时钟信号上升沿到达时，就会加1。当信号输入为高电平时，上一次计数器值将被存储在另一个寄存器中，并且计数器值将被存储在一个临时寄存器中。当信号输入为低电平时，频率将被计算并存储在另一个寄存器中。最后，输出是一个32位寄存器，用于存储计数器的值。 这只是一个基本的Verilog数字频率计设计示例。具体的实现取决于您的需求和所使用的硬件平台。您可以根据需要进行修改和优化。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值