VIVADO--VITIS起始时不小心勾选了workspace

最新推荐文章于 2024-08-12 13:48:12 发布
最新推荐文章于 2024-08-12 13:48:12 发布
阅读量360 收藏 1
点赞数 3
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/meimei1230/article/details/136850629
版权
文章讲述了在使用VIVADO中的VITIS时，如果误选了usethisasthedefault，导致每次工程启动时都在同一位置打开workspace。解决方法是清除相关路径，设置为启动时提示选择，并提供详细步骤。
摘要由CSDN通过智能技术生成

使用VIVADO中的VITIS时，在新建vitis的workspace不要选择“use this as the default and do not ask again”,否则每次不同的工程，vitis都会在相同的地方启动workspace。

如果不小心选上了，复原步骤如下：

点击window-->preferences-->workspace-->startup and shutdown把里面所有的路径全部删除，并复选上“prompt for workspace on startup”, 再重启vits就可以再次出现那个复选框了。

哎咿呀喂
关注
  • 3
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
FPGA学习4-Vivado和Vitis学习
udddhu的博客
05-03 5503
1、vivado上建立工程（FPGA学习3） 2、点击“Create Block Design”，创建一个 Block 设计，即图形化设计，弹出对话框名字Design name尽量简短，否则在 Windows 下编译会有问题。 3、点击“+”（Add IP），搜索IP核，我的开发板是zynq,找到IP核后双击这个IP核，在左侧的窗口进入编辑，参考xilinx的ug1085。 下面的配置是根据硬件原理图来设置。 4、在 I/O Configuration 窗口，配置BANK电压，如配置 .
VIVADO--launch vitis ide时不小心勾选了use this as the default and do not ask again的解决方法
2301_78856996的博客
04-17 274
那你只需要将同样的workspace打开两次（再点一次launch vitis ide），注意之前打开默认的vitis不要关闭。就会重新跳出来这个选项卡，取消掉use this as the default and do not ask again4。不小心点到“use this as the default and do not ask again”然后将之前打开的vitis关闭（一定要关闭！这样以后在vivado重新打开vitis就可以重新找到选项卡啦！此时会显示已经被占用，点击ok。
【正点原子FPGA连载】第八章使用Vitis开发Linux应用摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南
weixin_55796564的博客
12-30 2473
1）实验平台：正点原子MPSoC开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=692450874670 3）全套实验源码+手册+视频下载地址： http://www.openedv.com/thread-340252-1-1.html上一章我们学习了在Petalinux搭建的Linux系统上基础外设的使用，本章我们以创建“Hello World”工程为例学习如何使用Vitis开发Linux应用以及如何让应用程序运行在Petalinux搭建的Linux系统
基于petalinux的vitis开发流程
嵌入式记录
07-04 1428
本文主要说明petalinux从工程创建到加载xsa到编译启动的步骤，以及vitis软件开发步骤。环境基于ZYNQ UltraScale+ MPSoc EG系列，默认petalinux及vitis已安装完毕。本文示例版本：vitis名词解释Workspace：当打开Vitis软件平台时，创建workspace，用来存储工程数据。Platform：是硬件部件（XSA）和软件部件（BSP，FSB等）的集合。
TQZC706开发板教程：使用Vivado和Vitis烧写flash
mcupro的专栏
04-09 850
无论采用何种方式烧写Flash，都务必准备好相应的烧写文件。我在上面的链接中已提供了测试文件供您参考。烧写Flash时通常需要两个文件：BOOT.bin和zynq_fsbl.elf，请确保您已备齐这两个文件，以便顺利进行烧写操作。从上述图示中，我们可以清晰地看到我所提供的文件集包含了多种组件。其中，除了BOOT.bin和zynq_fsbl.elf这两个关键文件外，还有一些脚本文件，如makeboot.bat，它们用于生成BOOT.bin文件。
Vivado+Vitis工程创建
qq_37442263的博客
10-23 5629
对于19年及之后的vivado+vitis开发，做一个新建工程的记录
ug896-vivado-ip ug896-vivado-ip
11-02
总之，UG896-vivado-ip是Vivado用户不可或缺的参考资料，它提供了全面的指导，帮助工程师们有效地利用IP资源进行FPGA设计，从而提高开发效率和设计质量。通过遵循这份指南，用户可以更熟练地驾驭Vivado工具，实现...
ug953-vivado-7series-libraries.pdf
04-23
Vivado Design Suite 7 Series FPGA and Zynq-7000 SoC Libraries Guide (UG953 v2022.2) 是一份详细文档，旨在为用户介绍在设计7系列FPGA（Field-Programmable Gate Array）以及Zynq-7000系统级芯片（System-on-...
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
ug947-vivado-partial-reconfiguration-tutorial
03-25
本教程“ug947-vivado-partial-reconfiguration-tutorial”专门探讨了Vivado中的部分重配置技术，这是现代FPGA设计中一个关键且高级的功能。通过部分重配置，设计者可以在FPGA芯片运行时动态地更新部分逻辑，极大地...
ug901-vivado-synthesis.pdf
05-27
《Vivado综合用户指南》（UG901-v2020.2）是Xilinx公司发布的关于Vivado综合设计套件的官方文档，提供了关于最新版本Vivado 2020.2的综合过程的详细指导。本指南不仅涉及了综合的基本概念、方法和步骤，还深入探讨了...
ZYNQ的vitis固化程序（含只有PL端代码）慢慢更新吧
weixin_46568412的博客
03-10 3281
1、创建镜像文件 2、依顺序放入fsbl的elf文件，bit流文件，cpu0的elf文件，cpu1的elf文件（顺序不能变） SD卡 将生成的boot.bin放入SD卡，名字一定不能改 生成boot.bin的同时还会生成一个.bif文件，这是路径文件，可以通过 Flash 只有PL端代码 ...
Vivado 与 Vitis 2022.1 安装记录
热门推荐
坚韧与专注
09-25 1万+
Vivado 与 Vitis 2022.1 安装记录
【教程】Xilinx Vivado/Vitis 2020.1创建最简单的MicroBlaze工程运行Hello World C语言程序（不使用外部DDR3内存），并固化到SPI Flash
ZLK1214的专栏
12-27 1万+
本教程以米联客XC7A35T FGG484-2开发板为例，详细讲解一下用Xilinx Vivado 2020.1创建MicroBlaze软核工程，然后再用Xilinx Vitis 2020.1建立Hello World C程序工程的完整操作步骤。最后程序运行起来后，还要在Vitis里面将程序固化到SPI Flash中，断电再开机后也能启动运行。 米联客开发板自带的那个PDF教程（名字叫Artix-7修炼秘籍）里面，讲MicroBlaze的时候用到了DDR3内存，最后C程序是跑在DDR3内存里面的。固化的时
Vitis下Linux应用程序开发流程
硬码农二毛哥的博客
04-05 6173
Vitis统一软件平台将Xilinx各种软件统一，即支持Vitis嵌入式软件开发流程，又支持Vitis应用软件加速开发流程。本文介绍Vitis嵌入式软件中的linux应用程序开发流程。 1 Vitis软件开发工作流程 嵌入式应用开发流程： 从Vivado导出xsa 将xsa导入vitis软件并创建platform 创建domain 在Vitis IDE调试应用 系统级调试 生成boot images Vitis软件platform工作空间结构，有两种Project类型： Platform Project
Vitis指南 | Xilinx Vitis 系列（四）
02-13 3557
Vitis指南 | Xilinx Vitis 系列（四） 大侠好，欢迎来到“艮林子”专栏，本次为艮林子首次和大侠见面，新春佳节之际，略备薄礼，不成敬意，给大侠带来“Xilinx Vitis 系列连载”，给大侠提供参考学习的资料，如有不足之处，还请多多指教。 由于内容过多，首篇给大侠列出目录，后续有时间分篇连载，今天带来第四篇，介绍使用Vitis IDE，包括Vitis命令选项和创建Vitis IDE项目。后续还会带来详细的开发教程，敬请关注。话不多说，咱们就进入正题。 VITIS简介 作者：艮.
vitis_zcu102_2_Vitis 实现 Bare-Metal 工程
bt_的博客
01-15 1615
文章目录建立 Vivado 工程建立 Platform Project建立 Application Project运行测试Vitis 自带的串口 Terminal 具体方法与 SDK 的 Bare-metal 工程基本一致，详细操作可以参考 zcu102 系列文档。 建立 Vivado 工程 建立基于 zcu102 开发板的 Vivado 工程。 建立 Block Design，添加 Zynq U...
myeclipse或者eclipse老是卡在Refreshing workspace
tlcjbl的博客
12-26 5266
到<workspace>\.metadata\.plugins\org.eclipse.core.resources目录 删除文件 .snap 重启myeclipse或者eclipse
基于NXP IMX6UL+MCU+FPGA医用呼吸机解决方案
最新发布
YEYUANGEN的专栏
08-12 307
呼吸机作为一项能人工替代自主通气功能的有效手段，已普遍用于各种原因所致的呼吸衰竭、大手术期间的麻醉呼吸管理、呼吸支持治疗和急救复苏中，在现代医学领域内占有十分重要的位置。提供高性能处理和高度功能集成，以满足需要图形丰富且响应迅速的高端，先进工业和医疗应用的需求用户界面，尤其适合多媒体应用。提供高性能处理和高度功能集成，以满足需要图形丰富且响应迅速的高端，先进工业和医疗应用的需求用户界面，尤其适合多媒体应用。下位机采用MCU高性能跨界处理器，实时低延迟，响应低至20ns，能够快速灵敏的响应和控制。
ug902-vivado-high-level-synthesis.pdf
08-01
ug902-vivado-high-level-synthesis.pdf是Vivado高级综合用户指南的文件。Vivado高级综合是一种将高级语言（如C、C++或SystemC）编写的代码转换为可在FPGA上运行的硬件描述语言（HDL）的工具。该指南提供了使用Vivado高级综合的详细说明和指导。 这个文件的主要目的是帮助用户了解如何使用Vivado高级综合工具来实现高级语言代码到FPGA的转换。它包含了关于Vivado高级综合工具的概述，并提供了详细的步骤和示例来指导用户进行代码转换的过程。文件中还介绍了Vivado高级综合的一些关键概念和术语，以及一些常见问题的解答。 这个文件适用于具有一定FPGA开发和高级语言编程经验的用户。用户可以通过阅读这个文件来了解如何使用Vivado高级综合工具来提高硬件设计的效率和简化开发过程。通过使用Vivado高级综合，用户可以更快速地将高级语言代码转换为可在FPGA上运行的硬件，从而加快了开发周期，并提高了设计的可移植性和易维护性。 总之，ug902-vivado-high-level-synthesis.pdf是一份详细的用户指南，旨在帮助用户了解和使用Vivado高级综合工具，以便更高效地将高级语言代码转换为FPGA上的硬件描述语言。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值