set_max_delay

现在我遇到一个问题，就是两个时钟周期之间相差太多，超出了扩展限制，也就是TIM-276这个错误，路径就不能被约束了。现在的解决办法是使用set_max_delay 和set_min_delay来约束，但是这个延迟的值具体怎么计算， 

set_output_delay为负值表示留的margin更大，对于hold更悲观； 对于setup更乐观。

 

我觉得如果是top level的话直接设一个set_max_delay就可以了，set_min_delay一般是后端中实现的时候出现的，可以暂时不考虑。

 

 

set_max_delay是可以对任意cell之间的路径延迟设置约束。而set_input_delay只是对输入输出设置延迟约束。即，一个的设置对象是对任意cell，一个是端口

 

 

ASIC里一般用set_data_check或者虚拟时钟