set_max_delay

最新推荐文章于 2024-09-04 10:39:30 发布
最新推荐文章于 2024-09-04 10:39:30 发布
阅读量1.1w 收藏 8
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/msrgr/article/details/84617941
版权

现在我遇到一个问题，就是两个时钟周期之间相差太多，超出了扩展限制，也就是TIM-276这个错误，路径就不能被约束了。现在的解决办法是使用set_max_delay 和set_min_delay来约束，但是这个延迟的值具体怎么计算， 

set_output_delay为负值表示留的margin更大，对于hold更悲观； 对于setup更乐观。

 

我觉得如果是top level的话直接设一个set_max_delay就可以了，set_min_delay一般是后端中实现的时候出现的，可以暂时不考虑。

 

 

set_max_delay是可以对任意cell之间的路径延迟设置约束。而set_input_delay只是对输入输出设置延迟约束。即，一个的设置对象是对任意cell，一个是端口

 

 

ASIC里一般用set_data_check或者虚拟时钟

schuck
关注
专栏目录
sdc set_input_delay设置外部信号到达输入端口的时间.pdf
10-08
set_output_delay -max (external_logic_delay_max + setup_time) -clock Clk DOUT set_output_delay -min (external_logic_delay_min - hold_time) -clock Clk DOUT 需要注意的是，在计算hold_time时，需要把它移...
时序约束sdc之set_max_delay/set_min_delay及异步fifo格雷码的约束
Grady
01-12 1万+
1、什么是Min/Max Delays？ Min/Max Delays可以理解为端到端的延时大小。port到port。 Min Delay约束直接影响的是保持关系，因为延时最小对应的保持关系最差的情况；用于覆盖默认的hold(removal)约束。 Max Delay约束直接影响的是建立关系，因为延时最大对应的建立关系最差的情况。用于覆盖默认的setup(recovery)约束。 2、语法格式： set_max_delay <delay_value> [-datapath_only] [-fro
SDC --- set_max_delay注意事项
sinat_27691203的博客
08-12 1万+
是STA check中的比较常见的约束，区别于其他的约束，这个命令主要是用于某一段path的长度的约束。之所以把他单独拎出来进行介绍，是因为set_max_delay的命令对于工具来说比较特殊，它的存在可能会因为其他约束的存在而无效，它的存在也可能会导致其他约束失效。因为它主要是用在异步timing arc之间的check。......
最大最小延迟约束（set_max_delay和set_min_delay）的作用
最新发布
weixin_41230430的博客
09-04 696
在跨时钟域（CDC）路径中，信号从一个时钟域传递到另一个时钟域时，由于时钟之间可能存在相位差和频率不同，因此需要对信号传输的最大延迟进行约束，以确保信号在到达接收时钟域时仍然满足时序要求。例如，在FPGA设计中，对于高频信号路径或关键数据路径，通过合理的最大最小延迟约束设置，可以确保信号在传输过程中既不会因延迟过长而导致时序违规，也不会因延迟过短而引发保持时间问题。通过设置最大最小延迟约束，设计者可以引导EDA工具关注电路中的关键路径和潜在问题点，从而提高设计验证的效率和准确性。一、解决异步信号时序问题。
Vivado时序约束之—— set_max_delay、set_min_dealy（最大最小延迟约束）
qq_44385725的博客
03-08 1万+
set_max_delay、set_min_delay（最大、最小延迟约束） 1. set_max_delay、set_min_delay约束的目的 最大最小延迟约束主要是为了解决异步信号之间的时序路径进行时序约束的问题。最大延迟约束（set_max_delay）将默认覆盖建立时间分析中的最大路径延迟；最小延迟约束（set_min_delay）将默认覆盖保持时间分析中的最小路径延迟。所谓的最大、最小延迟约束主要应用于异步跨时钟域路径中，而对于其他的路径，一般不使用最大最小延迟约束，特别是Pin2Reg与Re
（FPGA时序约束）set_max_delay/set_min_delay详解
chengding0389的博客
04-12 5525
时序约束中的set_max_delay和set_min_delay的详解
时序约束——set_max_delay和set_min_delay用法
pioneerzdn的博客
06-06 8468
实现约束
异步信号的set_max_delay设置
学而不思则罔，思而不学则殆
07-28 5454
异步格雷码，设置set_max_delay
Max72xxPanel_MAX7219_
09-30
- 显示图片：可以使用`display.setRow()`或`display.setPixel()`等函数设置特定像素或行的亮度。 - 清屏：调用`display.clear()`可以清除整个屏幕内容。 - 亮度控制：通过`display.setIntensity()`设置全局亮度。 *...
XDC约束技巧-时钟篇1.1
11-10
1. **最大/最小延迟**：`set_max_delay` 和 `set_min_delay` 用于指定信号的最大和最小传输时间。 2. **多周期路径**：`set_multicycle_path` 用于定义信号在多个时钟周期内传输的路径。 3. **虚假路径**：`set_...
Design_Compiler Scripts
11-19
# Step5: Set input delay (Using timing budget) ``` - **待补充**：这部分代码未完整展示，但通常会涉及到对输入延时的设定，确保数据能够在正确的时刻到达触发器，避免建立时间违规。 通过上述步骤，我们可以...
DC.rar_DC
09-19
3. **约束管理**：`read_sdc`加载时序约束，`create_clock`定义时钟，`set_false_path`和`set_max_delay`设定路径延迟限制。 4. **优化策略**：`opt_design`进行逻辑优化，`synth_design`执行快速综合，`power`命令...
时序约束之 set_max_delay / set_min_delay
热门推荐
cigarliang1的博客
08-07 1万+
下文参考xilinx ug903文档。 set_max_delay 用于覆盖默认的setup（recovery）约束。 set_min_delay 用于覆盖默认的hold（removal）约束。 语法格式： set_max_delay <delay> [-datapath_only] [-from <node_list>] [-to <node_list>] [-through <node_list>] set_min_delay <..
（80）时序约束:[set_max_delay约束]
m0_46498597的博客
07-31 1453
1.1 本节目录1.2 基本时序约束概念1.3 时序约束:[set_max_delay约束]1.4 结束语。
[静态时序分析简明教程(十)]组合电路路径set_max/min_delay
weixin_43698385的博客
08-13 1615
组合电路路径可以使用set_input/output_delay或set_max_delay进行约束。如果路径从输入端口贯穿到输出端口，则最好使用set_input_delay和set_output_delay的组合来约束该路径。 通常，由于在大多数情况下，重点在于确保延迟小于期望值，因此，使用set_max_delay比使用 set_min_delay更频繁。
SNPS Timing Constraints and Optimization学习记录
笨蛋大乌龟的博客
12-09 2136
使用set_max_delay或set_min_delay命令，可以用自己的指定的时间值覆盖默认的最大或最小时间。用上面的命令工具会忽略掉clock（lauch 和 capture edge）的关系，REGA到REGB 路径的延迟如果大于12 unit - setup ，path就认为违例了，就会报timing violation。是这么描述的，使用set_max_delay/set_min_delay指定的值覆盖默认的建立和保持时间。
max delay的应用场景与常见问题
m0_61544122的博客
06-05 1964
需要去掉-ignore_clock_latency option或者删除derive_clocks命令。这时候就需要reset_paths命令，或者set_max_delay -reset_path。max delay与min delay用来约束start points到endpoints点对点的路径长度，set_max_delay约束最大值，set_min_delay约束最小值。max delay的-from和-to并不局限在get_pins，get_cells和get_clocks同样可以。
EXCEPTION篇 - 附MCP电路实现方法及命令优先级实例
m0_49540263的博客
03-19 726
本篇继续讲述SDC中的各式各样的Exception，大体上可以分为“加严”和“放松”两种类型，如下面几个命令： ##更严格## set_max_delay set_min_delay set_data_check … ##更放松## set_false_path set_multicycle_path set_case_analysis set_disable_timing … 需要强调的是需要加严的部分，对于异步路径，往往需要通过set_max_delay来约束，防止路径过长。而且有些跨时钟域（CDC）的
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值