时序约束sdc之set_max_delay/set_min_delay及异步fifo格雷码的约束

最新推荐文章于 2024-03-12 15:45:23 发布
VIP文章 最新推荐文章于 2024-03-12 15:45:23 发布
阅读量1.3w 收藏 99
点赞数 8
分类专栏： IC验证 Verilog 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45270982/article/details/112546403
版权

1、什么是Min/Max Delays？
Min/Max Delays可以理解为端到端的延时大小。port到port。
Min Delay约束直接影响的是保持关系，因为延时最小对应的保持关系最差的情况；用于覆盖默认的hold(removal)约束。
Max Delay约束直接影响的是建立关系，因为延时最大对应的建立关系最差的情况。用于覆盖默认的setup(recovery)约束。
2、语法格式：

set_max_delay <delay_value> [-datapath_only] [-from <node_list>][-to <node_list>]
最低0.47元/天 解锁文章
Num One
关注
  • 8
    点赞
  • 踩
  • 99
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
A maximum flow algorithm for buffer-limited delay tolerant networks
01-20
Deep space networks, satellite networks, ad hoc networks, and the Internet can be modeled as DTNs (Delay Tolerant Networks). As a fundamental problem, the maximum flow problem is of vital importance for routing and service scheduling in networks. However, there exists no permanent end-to-end path since the topology and the characteristics of links are time-variant, resulting in a crucial maximum flow problem in DTNs. In this paper, we focus on the single-source-single-sink maximum flow problem o
DC综合约束012_异步FIFO中的格雷码设置max_delay
热门推荐
IC小鸽的博客
03-31 1万+
DC综合约束012_异步FIFO中的格雷码设置max_delay 1、异步fifo中格雷码约束 为了保证异步fifo的功能和性能保证，需要在综合约束文件sdc中，约束异步FIFO格雷码的最大延时。约束如图所示：从格雷码寄存器的时钟端口---->到3级同步器的输入端口的最大延时。写地址waddr和读地址raddr格雷码同步都需要设置set_max_delay，延时可设置为读写时钟中最快时钟......
异步FIFO中格雷码的SDC约束
JayKe
08-22 2449
通常的认识中，我们期望综合工具不要去检查和优化异步时钟之间的时序路径，跨时钟域的异步信号一般可以使用set_clock_groups或者set_false_path，但这两种约束方式将会导致跨时钟域的信号完全没有受到约束。使用set_max_delay约束可以保证两个异步时钟域的路径延时依然受到约束，而不是高的离谱。是可以对任意cell之间的路径延迟设置约束。只是对输入输出设置延迟约束。即，一个的设置对象是对任意cell，一个是端口语法格式。
静态时序分析：SDC约束命令set_output_delay详解
最新发布
前进，才知道自己的渺小
03-12 1635
静态时序分析本章将讨论使用set_output_delay命令对输出端口（或时序路径终点引脚）的约束。首先需要说明的是，在进行静态时序分析时，任何一条时序路径都需要有约束，约束指的是时序路径的起点（发射触发器）和终点（捕获触发器）都有时钟信号的控制（对于典型时序路径而言）。但是对于起点是输入端口（或时序路径起点引脚）、终点是输出端口（或时序路径终点引脚）的时序路径而言，没有显然的发射触发器、捕获触发器，因此需要使用set_output_delay命令进行约束。
sdc set_input_delay设置外部信号到达输入端口的时间.pdf
10-08
sdc set_input_delay设置外部信号到达输入端口的时间.pdf
Design Compiler（DC）中关于delay的设置心得
u012417282的博客
03-26 8954
今天在使用DC设置随路时钟的时候发现里两个比较容易混淆的设置:max_delay/min_delay和input_delay/output_delay。 1)max_delay/min_delay设置指定路径的最大延迟和最小延迟。    如果电路完全是有组合逻辑电路构成的，可以直接使用这两条命令设置延迟。例如，限制一个门控时钟的控制信号ctrl：    set_max_delay 5 -fr
SDC --- set_max_delay注意事项
sinat_27691203的博客
08-12 1万+
是STA check中的比较常见的约束，区别于其他的约束，这个命令主要是用于某一段path的长度的约束。之所以把他单独拎出来进行介绍，是因为set_max_delay的命令对于工具来说比较特殊，它的存在可能会因为其他约束的存在而无效，它的存在也可能会导致其他约束失效。因为它主要是用在异步timing arc之间的check。......
Vivado时序约束之—— set_max_delay、set_min_dealy（最大最小延迟约束）
qq_44385725的博客
03-08 1万+
set_max_delay、set_min_delay（最大、最小延迟约束） 1. set_max_delay、set_min_delay约束的目的 最大最小延迟约束主要是为了解决异步信号之间的时序路径进行时序约束的问题。最大延迟约束（set_max_delay）将默认覆盖建立时间分析中的最大路径延迟；最小延迟约束（set_min_delay）将默认覆盖保持时间分析中的最小路径延迟。所谓的最大、最小延迟约束主要应用于异步跨时钟域路径中，而对于其他的路径，一般不使用最大最小延迟约束，特别是Pin2Reg与Re
时序约束——set_max_delay和set_min_delay用法
pioneerzdn的博客
06-06 6889
实现约束
异步信号的set_max_delay设置
学而不思则罔，思而不学则殆
07-28 4256
异步格雷码，设置set_max_delay
异步fifo的约束
qq_41305217的博客
07-22 1027
2）、set_max_delay在两个时钟间较块的一个时钟周期内（防止出现错误，丧失格雷码的意义）1）、set_max_delay约束格雷码信号延时在一个源时钟周期之内（控制空满标识的延迟）看vivado的IP xdc默认的设置：（为啥是##，不使用，还要再检查一下）
SDC.zip_SDC_generation_qpsk signal
09-21
MATLAB QPSK signal generation, and through Ruili Channel and AWGN channel simulation.
sdc.gz_sdc 源码_加密解密 linux
09-24
sdc源码，在ubuntu12.4中编译成功，用于对linux中可执二进制行文件的加密。执行make会弹出编译选项，编译成功后会生成sdc,例如：可执行二进制文件为hello,执行./sdc hello 后输入密码，会生成加密文件hello.sdc ,...
SDC.zip_sigma design_zip
09-14
Sigma Design Comparison Table
sdc.rar_The Program
09-20
this is the c program for interfacing sd card .. the souce code contains all the necssary header files also
regs-sdc.rar_SD LINUX_multi media
09-19
PKUnity Multi-Media Card and Security Digital Card (MMC SD) Registers.
regs-sdc.rar_multi media
09-22
PKUnity Multi-Media Card and Security Digital Card (MMC SD) Registers Source Code for Embedded Linux.
TSE_RGMII_With_SDC.rar_Altera ethernet_TSE_RGMII_With_SDC_verilo
07-15
Altera 官方tse三速以太网IP核RGMII使用例程
New-folder-(2).rar_SDC FFT_fft sdf_sdc-sdf fft_sdf fft
09-20
project-IMPLEMENTATION OF FAST SDC-SDF PIPELINED FFT USING CSD MULTIPLIER
sdc约束中，set_multicycle_path的目的是什么
06-08
"set_multicycle_path"是一种时序约束，其目的是指定多个时序路径之间的最小时间间隔，以确保这些路径在多个时钟周期内都能够满足时序要求。与"set_max_delay"和"set_min_delay"等约束不同，"set_multicycle_path"约束并不要求信号必须在一个时钟周期内到达目标寄存器，而是允许信号在多个时钟周期内到达目标寄存器。 具体来说，"set_multicycle_path"约束可以用于解决一些时序问题，例如时序路径中存在的信号延迟过大或时序路径之间存在冲突等情况。通过设置合适的"set_multicycle_path"约束，可以降低时序路径之间的约束限制，使得信号能够在多个时钟周期内到达目标寄存器，从而满足时序要求。 需要注意的是，"set_multicycle_path"约束应该谨慎使用，因为它可能会导致时序路径的限制变得模糊，从而可能影响电路的稳定性和可靠性。在使用"set_multicycle_path"约束时，需要仔细分析电路的时序特性，确保设置的约束能够满足时序要求，并且不会引入其他的问题。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值