每日一题-12.30-三态数据总线

9. 芯片接口的三态数据总线实现时如何处理 (D)
A. 在芯片各功能子模块内把三态数据总线转为单向的两组总线
B. 在芯片内部总线使用的地方把三态数据总线转为单向的两组总线
C. 不需要转换
D. 在芯片顶层把三态数据总线转为单向的两组总线
FPGA中设定一个信号为三态门，在Verilog中，就是设定该信号的类型为inout。通常用在总线接口中，因为在一个总线上同时只能有一个设备端口作输出，这时其他端口必须在高阻态，同时可以输入这个输出端口的数据。所以，设备端口要挂在一个总线上，必须通过三态缓冲器。
NOTE:fpga代码设计中，记得有一条“原则”，对于三态口，尽量在顶层模块使用三态，不要在内部子模块使用三态，不然会带来一系列问题。因此最好在芯片顶层就把三态数据总线分成两根，内部就不再使用三态门了。