Data Interafce
PHY的input信号
TxData
1 Original架构:
TxData[31:0]/[15:0]/[7:0]分别对应32/16/8bits的interface,低位的symbol先发送出去。
2 SerDes架构:
TxData[79:0]/[39:0]/[19:0]/[9:0]分别对应80/40/20/10bits的interface,在Gen1和Gen2的时候,80/40/20/10bits分别对应8/4/2/1个Symbol,每一个bit都被使用到;在Gen3和Gen4和Gen5的时候,80/40/20/10bits分别对应8/4/2/1个Symbol,每一个Symbol的高2bit不用。
TxDataValid
1指示PHY该数据可以使用,0指示PHY该数据不可以使用。
Rx+,Rx-
PHY的差分输入信号。
PHY的output信号
Tx+,Tx-
PHY的差分输出信号。
RxData
1 Original架构:
RxData[31:0]/[15:0]/[7:0]分别对应32/16/8bits的interface,低位的symbol先接收。
2 SerDes架构:
RxData[79:0]/[39:0]/[19:0]/[9:0]分别对应80/40/20/10bits