FPGA的inout使用

inout是可以输入也可以输出的引脚，只能由wire型网线驱动。

当inout作输入引脚时需要将此引脚置为高阻态z。

如fpga和dsp使用xintf通信时，fpga用双口ram将数据缓存，此时A端口是dsp将数据写入FPGA的sram里面，B端口是dsp将数据从sram里面读取，此时代码为：

module FpgaToDsp(
	input                        clk50m_i,
    input                        rst_key,

    input 						 XZCS0n_FPGA,
	input 						 XWEn,
	input [8:0]					 XA,
	input 						 XRDn,
	inout [15:0] 				 XD

    );



wire 			clka;
wire 			ena;
wire [1:0]		wea;
wire [9:0]		addra;
wire [15:0] 	dina;
wire [15:0]		douta;
wire 			clkb;
wire 			enb;
wire [1:0] 		web;
wire [9:0]		addrb;
wire [15:0]		dinb;
wire [15:0]		doutb;

wire 			sram_enb;


/********PORT A是DSP将数据写入FPGA**********/
assign clka 		= clk50m_i;
assign ena 			= ~XZCS0n_FPGA;
assign wea[0] 		= ~XWEn;
assign wea[1] 		= ~XWEn;
assign addra 		= XA;
assign dina 		= XD;//dina;


assign sram_enb 	= ~XZCS0n_FPGA;
assign clkb 		= clk50m_i;
assign enb 			= ~XRDn;
assign we