校招IC/FPGA系列之编程题合集

最新推荐文章于 2024-07-23 16:41:03 发布

programmer-guan

最新推荐文章于 2024-07-23 16:41:03 发布

阅读量717

点赞数

分类专栏：数字电路基础

本文为博主总结文章，欢迎转载

本文链接：https://blog.csdn.net/programmer_guan/article/details/108196427

版权

FPGA 同步FIFO 分频器数字系统设计 Verilog

关键词由CSDN通过智能技术生成

校园招聘即将开始，是时候回顾一下FPGA的编程基础。
1. 同步FIFO的设计

module fifo_module
(
	input 			clk,
	input 			rst_n,
	input 			write_req,
	input 	   [7:0]data_in,
	input 			read_req,
	output reg [7:0]data_out,
	output 			fifo_full,
	output 			fifo_empty
);
parameter DEEP = 3'd4;
reg [7:0]ram[DEEP:0];
reg [2:0]count;

always@(posedge clk or negedge rst_n)
if(!rst_n)
begin 
	ram[0]<=8'd0;
	ram[1]<=8'd0;
	ram[2]<=8'd0;
	ram[3]<=8'd0;
	ram[4