时序分析基础（4）——保持时间

最新推荐文章于 2024-06-03 17:50:55 发布

momo5234

最新推荐文章于 2024-06-03 17:50:55 发布

阅读量1.1k

点赞数 12

分类专栏： # 时序分析文章标签： fpga开发

本文链接：https://blog.csdn.net/q1594/article/details/138038720

版权

时序分析专栏收录该内容

6 篇文章 3 订阅

订阅专栏

本文详细解释了保持时间的概念，包括数据在电路中的实际结束时间、数据要求的最早结束时间，并讨论了保持时间裕量的计算。重点强调了时钟周期在这些时间计算中的作用和保持时间裕量与时钟无关的特性。

摘要由CSDN通过智能技术生成

1 保持时间

在第一节里面有保持时间的定义，也就是采样沿到达后，数据应该保持的最小时间。

2 路径中的实际延迟考虑

在这里插入图片描述

图一:实际电路中的延迟

保持时间分析

在时序分析基础（2）——建立时间分析一节中已经详细描述以及计算了数据的实际到达时间、数据的要求到达时间、采样时钟的实际到达时间。这里我们在此基础上继续计算一些其他的时间：数据的实际结束时间、数据要求的最早结束时间。

2.1数据实际结束时间

数据的在D端的保持的时间一般都是一个时钟周期，也就是说数据的实际结束时间=数据实际到达的时间+一个时钟周期，因此：
$\;finish\;time=Data \;arrival\;time+T_{cycle}\\ \qquad\qquad\qquad\qquad=T_{clk1}+T_{co}+T_{data}+T_{cycle}\tag{2}$

2.2数据要求的最早结束时间

数据要求的结束时间根据保持时间门限可知：数据要求的最早结束时间是采样沿到达后数据还需要保持 $T_{h}$ 的时间，而采样沿到来的时间在;在时序分析基础（2）——建立时间分析也以及做出了计算。因此，数据要求的最早结束时间有：、
$Data\;Require \;finish\;time=Clock \;arrival\;time+T_{h}\\ \,\\ \qquad\qquad\qquad\qquad\qquad=T_{clk2}+T_{sycle}+T_{h}\tag{3}$

2.3保持时间裕量

与建立时间裕量同理，保持时间裕量是指数据要求的最早结束时间到来后，数据实际结束之间之前的一段时间。因此保持时间裕量=数据的实际结束时间—数据的要求最早结束时间。
$\;Slack=Data \;finish\;time-Data\;finishrequire \;finish\;time\\ \,\\ \qquad\qquad\qquad\qquad\qquad=T_{clk1}+T_{co}+T_{data}+T_{cycle}-(T_{clk2}+T_{sycle}+T_{h})\\ \,\\ \qquad=T_{clk1}+T_{co}+T_{data}-T_{clk2}-T_{h}\tag{3}$
可以看出两个时间中的 $T_{cycle}$ 相互抵消。因此保持时间裕量与时钟无关。
保持时间裕量表示数据可以提前结束的时间。