FPGA与普通数字芯片设计流程的差异

 

FPGA与普通数字芯片设计流程的差异


FPGA与普通数字芯片设计流程的差异
设计步骤FPGA数字芯片
逻辑设计与仿真在这一点上二者非常接近,一般采用硬件设计语言进行设计,并进行功能仿真。FPGA的仿真一般采用Modelsim或由FPGA厂商提供的仿真工具。近年来一些开源的仿真工具(如Verilator等)也开始等到采用
综合多采用一种综合软件或FPGA厂商提供的工具,将逻辑设计转换为等效的逻辑单元电路采用EDA软件厂商提供的工具,如Synopsys Design Complier(一种芯片综合软件)等,将逻辑设计转换为等效的门电路
布局布线有些FPGA厂商也将该步骤称为适配。这一步几乎都会采用FPGA厂商提供的工具。而且设计者除了对工具提供一些指导参数以外,基本上无法再做更多干预采用EDA软件厂商提供的工具,如Synopsys IC Compiler(一种版图设计工具)等。设计者可以对版图设计做直接干预。和FPGA相比,设计者在这一步有更多和更灵活的选择
静态时序分析多采用FPGA厂商提供的工具采用EDA软件厂商提供的工具,如Synopsys Prime Time(一种时序分析软件)等
二者在这一步的设计方法非常类似,一般都需要提供时序约束文件
其他验证方式门级(Gate Level)仿真,该步骤耗时长。在实践中一般较少运行该仿真,除非怀疑之前的综合或版图设计结果问题

和FPGA相比,数字芯片的设计者往往需要运行更多验证工具来保证设计的正确性。常用的工具有:

  • 门级仿真;
  • 形式验证,以检测综合工具的输入和输出是否等价;
  • LVS(Layout VS Schematic,原理图与版图一致性检查),以检测版图设计工具的输入与输出是否等价
最终结果比特流文件,用来对FPGA器件进行现场编程GDSII文件,交由芯片代工厂流片

 

 

 

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

狮子座硅农(Leo ICer)

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值