S32K144 的Cache

最新推荐文章于 2024-08-07 16:48:24 发布

James_YM

最新推荐文章于 2024-08-07 16:48:24 发布

阅读量871

点赞数

本文链接：https://blog.csdn.net/qq628383/article/details/95208992

版权

在s32k144中，有4KB的指令和数据缓存--cache。

当cache使能后可以将CM4F访问的指令和数据保存在cache中，每次内核取指令时会优先读取cache中是否存在，若存在直接取值，若不存在则再去Pflash 或ram中取值。提高了cpu内核的工作效率

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

James_YM

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
1
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

s32k144基础

weixin_43626341的博客

03-20

4226

学习目标： s32k144 cache s32k144 时钟 s32k144 pins 学习内容： cache 学习时间：学习产出：

S32K 文档记录

yxl0122的博客

01-28

1341

ARM Cortex-m7

1 条评论您还未登录，请先登录后发表或查看评论

S32K144 CAN使用

最新发布

技术的力量能够改变世界

08-07

1025

S32K144是恩智浦半导体推出的一款高性能微控制器（MCU），主要针对汽车和高可靠性的工业应用。在汽车工业应用中使用CAN总线必不可少。

S32K344之C40

kk_willbegood的博客

11-21

868

闪存驱动程序的运行时配置参数的容器。实现类型：Fls ConfigType。

S32K144-I2C-SLAVE_s32k144I2C从机编程_

09-28

s32k144 I2C从机编程，有很好的测试参考，可以参考这个MCU

S32K3xx学习笔记_MemMap

daizhifeng123468的博客

05-08

2244

S32K3xx_MemMap相关笔记

S32K3 Secure boot implement

m0_54090930的博客

12-04

3307

在第一次使用BOOT_MAC_KEY安装SMR #0时，如果BOOT_MAC为空（即未初始化），并且BOOT_MAC_KEY已经配置，则由HSE计算并保存在BOOT_MAC中。在BOOT_MAC已经初始化时使用BOOT_MAC_KEY安装SMR #0时，在发布SMR安装服务之前，必须通过SHE密钥更新协议更新BOOT_MAC值。在这种情况下，HSE_CR_SANTCION_KEEP_CORE_IN_RESET不适用（即HSE不能将已启动的应用程序CPU保持在重置阶段）。

NXP S32K146 CAN通讯 TJA1043（一）

woshinibaba321的博客

01-05

1万+

今天来调一下nxp S32K146的CAN通讯，硬件部分使用的是NXP TJA1043 CAN通讯芯片先翻译一下数据手册。 TJA1043 有这么几个特点吧： ①几种保护和诊断功能，包括母线短路检测和电池连接检测 ②CANFD快速阶段以高达5Mbit/s的数据速率进行可靠的通信。 ③用于节点诊断和故障控制的仅监听模式 ④传输数据(TXD)主要超时功能与诊断（如何实现？） ⑤TJA1043支持五种操作模式。控制引脚STB_N和EN用于选择操作模式。在模式之间切换允许通过引脚ERR_N访问许多诊断标志。其他

S32K144从入门到入土（4）lpuart、lpiic、lpspi模块

qq_51350904的博客

08-30

2790

本篇讲述了常见的通信协议，概述了同步异步通信的区别。SPI、IIC和UART是三种常见的串行通信协议。SPI（Serial Peripheral Interface）是一种高速、全双工、同步的串行通信协议，用于连接微控制器和外设，比如闪存、传感器、LCD显示器等。SPI协议使用至少4根线（时钟线、数据输入线、数据输出线、从设备选择线），能够实现高速数据传输和多设备通信。

S32K144软硬件系统框架

weixin_45812987的博客

02-23

1207

s32k144为Cortex_M4F的内核，为32位微控制器，内部寄存器和数据总线都是32位，采用的为Thunb2(ARM架构中16、32位混合指令集)，采用的是哈佛总线架构，具备独立的程序存储框架和数据存储空间。S32K144的中断源可以分为两类：一类是内核中断，另一类是非内核中断。非内核中断是MCU的各个模块引起的中断，也称可屏蔽中断，可以通过编程来开启或者关闭。不同的中断有对应的中断号，以及对应默认的中断处理程序，中断号是每一个中断源的固定编号，在编程的时候是不可以更改。

S32K144学习笔记:3 寄存器映射(Memory Map)

牙擦苏-kuan

07-07

1万+

3.1 介绍此芯片包含各种存储器和内存映射外围设备，它们位于一个32位的连续内存空间中。本章描述了该内存空间内的内存和外围位置。有关内存映射的详细信息显示在附加到本文档的电子表格中：s32k1xx_Memory_map.xlsx。若要访问此电子表格，请查看文档的附件列表。Systems request Start address (hex) End address (hex)...

S32K144从入门到入土（1）资源介绍

qq_51350904的博客

08-29

1925

S32K 系列进一步扩展了汽车行业中高度可扩展的 Arm® Cortex® MCU 产品组合。它建立在 KEA 系列的传统基础上，同时引入了更高的内存选项以及更丰富的外设集，将功能扩展到各种汽车应用中。S32K 系列器件采用 2.70–5.5V 电源并专注于汽车环境稳健性，非常适合电气恶劣环境中的各种应用。这些器件针对提供低引脚数选项的成本敏感型应用进行了优化。S32K 系列提供广泛的存储器、外设和封装选项。

【S32K】S32K144入门笔记(1) 从零开始进行开发环境搭建

热门推荐

YoYo的桃子树

10-21

3万+

1. 起因算起来，接触S32K144有1个月了，突发的项目需求让使用这个片子，当时真是一头雾水。在此之前的自己是一直使用ST的片子，感觉这个片子的好处就是系列比较全，不同的需求去找不同的型号就行，而且坑被人踩的差不多了，基本上问题都能找到类似的。这次遇到的问题就是，ST没有车规的型号。必须要换。其实个人认为，不同的芯片，真很难说什么好什么不好，我自认做项目还没能抠到芯片自身性能的区别而导致一...

S32K144之时钟

m0_38012497的博客

11-06

3838

S32K144时钟学习

S32K144开发指南（一）

lnyaigsm0110的博客

09-12

3万+

最近公司开了几个NXP芯片的项目，MCU组那边缺人就让我负责搞S32K144的驱动，玩这个芯片也有快两个月了，现在自己的活干的差不多，正好趁着有点时间，写点东西记录一下。把这段时间遇到的坑和感觉跟大家分享一下，以后会再写一些各个功能在FreeRTOS的使用说明。也会把代码上传，有什么不对的地方，可以指出来。大家共同进步，我的QQ是516912066。 S32K144是NXP推出一款车规...

一步一步搭建S32K14x的AutoSar项目----MCAL之MCU模块

wo580231的博客

12-07

3212

一步一步搭建S32K14x的AutoSar----MCAL之MCU

S32K144通过IIC操作EEPROM(24C02)读写

lnniyunlong99的专栏

05-17

1612

然而实际通过IIC操作EEPROM(24C02)的时候，调试中遇到了很多莫名其妙的问题，代码总是运行异常。那么异常的产生原因是什么，是本文描述的重点。最后，回归到我们的问题根源，通过IIC操作24C02写时会出现莫名奇妙的问题，问题在于24C02写入数据时会有一定的耗时，因此需要加入一定的延时。24C02的7位器件地址为0x50，这部分通过"slaveAddress" 全局搜索源码可以发现。1）容量是2Kbit即256字节，每页8字节，共32页。3）写操作分为字节写和页写两种方式。

S32K144-EB tresos GPT驱动模块配置详解

小胡同学的工程师学习之路

03-21

2574

GPT通用计时器，在S32K144这款芯片上，有4个外设模块，最多38各通道可以作为GTP的计时器通道，具体详细的大家可以去看芯片手册。这里咱们只管怎么用EB来配置GPT驱动。

Cache 设计原理（一）Cache 存在的意义

qq_40807206的博客

10-17

1538

文章目录0x01 Cache 的意义0x02 局部性原理0x03 Cache 应用实例 0x01 Cache 的意义目前，计算机所使用的内存大都为 DRAM/SDRAM，此类存储器访存时间较长，将会引起流水线长时间的停顿，这个时间比起时钟周期是个非常大的数字。当访存指令占据较大一部分时，平均 CPI 会因此而大幅升高。有时 data 和 code 都在同一存储器中，例如初始化C语言环境的过程就需要将 code 段和 data 段（或只有 data 段）从 Flash/SD 卡拷贝到内存中。这个

S32K144的cache

07-27

S32K144的cache是通过LMEM(Local memory controller)模块进行配置的。LMEM负责地址和数据总线的解码，并将其传输到ARM内核。cache是LMEM的子模块，它是一块高速内存，存储了部分地址信息和相关数据。cache的目的是减少内存的平均访问时间，一般情况下是自我管理自动更新的。\[2\] 要配置S32K144的cache，可以通过配置LMEM的寄存器来实现。在代码中，可以使用LMEM->PCCCR寄存器来配置cache控制寄存器。例如，可以使用以下代码来启用cache并清除way0和way1的内容： ``` void McuCacheConfig(void) { // Enable Cache // Flush and enable I cache and write buffer LMEM->PCCCR = LMEM_PCCCR_ENCACHE_MASK // Cache enabled | LMEM_PCCCR_INVW1_MASK // clear way1 | LMEM_PCCCR_INVW0_MASK // clear way0 | LMEM_PCCCR_GO_MASK; //直接初始化cache } ``` 这样就可以配置S32K144的cache了。\[1\]另外，S32K144的时钟可以通过使用S32DDS中提供的clock manager模块进行可视化配置。可以按照以下步骤进行配置：1. 在processor expert中选择添加clock_manager组件；2. 在Clock Config中增加configurations；3. 在界面中配置各个参数；4. 配置完成后，在Generated_Code/clockMan1.c中生成配置好的结构体；5. 在主函数中使用CLOCK_SYS_Init()和CLOCK_SYS_UpdateConfiguration()函数来初始化和使能时钟。例如： ``` CLOCK_SYS_Init(g_clockManConfigsArr, CLOCK_MANAGER_CONFIG_CNT, g_clockManCallbacksArr, CLOCK_MANAGER_CALLBACK_CNT); CLOCK_SYS_UpdateConfiguration(0U, CLOCK_MANAGER_POLICY_AGREEMENT); ``` 这样就可以完成S32K144的时钟配置了。\[3\] #### 引用[.reference_title] - *1* *2* *3* [s32k144基础](https://blog.csdn.net/weixin_43626341/article/details/115022876)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]