运放使用的注意事项

运放是作为最通用的模拟器件,广泛用于信号变换调理、ADC采样前端、电源电路等场合中。虽然运放外围电路简单,不过在使用过程中还是有很多需要注意的地方。

1、注意输入电压是否超限

图1是ADI的OP07数据表中的输入电气特性的一部分,可以看到在电源电压±15V的条件下,输入电压的范围是±13.5V,如果输入电压超出范围,那么运放就会工作不正常,出现一些意料不到的情况。

而有一些运放标注的不是输入电压范围,而是共模输入电压范围,如图1-2是TI的TLC2272数据表的一部分,在单电源+5V的条件下,共模输入范围是0-3.5V。其实由于运放正常工作时,同相端和反相端输入电压基本是一致的(虚短虚断),所以“输入电压范围”与“共模输入电压范围”都是一样的意思。
在这里插入图片描述

图1-1

在这里插入图片描述

图1-2

2、不要在运放输出直接并接电容

在直流信号放大电路中,有时候为了降低噪声,直接在运放输出并接去耦电容(如图2-1)。虽然放大的是直流信号,但是这样做是很不安全的。当有一个阶跃信号输入或者上电瞬间,运放输出电流会比较大,而且电容会改变环路的相位特性,导致电路自激振荡,这是我们不愿意看到的。

正确的去耦电容应该要组成RC电路,就是在运放的输出端先串入一个电阻,然后再并接去耦电容(如图2-2)。这样做可以大大削减运放输出瞬间电流,也不会影响环路的相位特性,可以避免振荡。
在这里插入图片描述

图2-1
在这里插入图片描述

图2-2

3、不要在放大电路反馈回路并接电容

如图3-1所示,同样是一个用于直流信号放大的电路,为了去耦,不小心把电容并接到了反馈回路,反馈信号的相位发生了改变,很容易就会发生振荡。所以,在放大电路中,反馈回路不能加入任何影响信号相位的电路。由此延伸至稳压电源电路,如图3-2,并接在反馈脚的C3是错误的。为了降低纹波,可以把C3与R1并联,适当增大纹波的负反馈作用,抑制输出纹波。
在这里插入图片描述

图3-1
在这里插入图片描述

图3-2

4、注意运放的输出摆幅

任何运放都不可能是理想运放,输出电压都不可能达到电源电压,一般基于MOS的运放都是轨对轨运放,在空载情况下输出可以达到电源电压,但是输出都会带一定的负载,负载越大,输出降落越多。基于三极管的运放输出幅度的相对值更小,有的运放输出幅度比电源电压要小2~6V,比如NE5532。图4-1就是TI的TLC2272在+5V供电的输出特性,它属于轨对轨运放,如果用该器件作为ADC采样的前级放大(如图4-2),单电源+5V供电,那么当输入接近0V的时候,输入和输出变得非线性的了。解决的方法是引入负电源,比如在4脚加入-1V的负电源,这样在整个输入范围内,输出与输入都是线性的了。

在这里插入图片描述

图4-1
在这里插入图片描述

图4-2

5、注意反馈回路的Layout

反馈回路的元器件必须要靠近运放,而且PCB走线要尽量短,同时要尽量避开数字信号、晶振等干扰源。反馈回路的布局布线不合理,则会容易引入噪声,严重会导致自激振荡。

6、要重视电源滤波

运放的电源滤波不容忽视,电源的好坏直接影响输出。特别是对于高速运放,电源纹波对运放输出干扰很大,弄不好就会变成自激振荡。所以最好的运放滤波是在运放的电源脚旁边加一个0.1uF的去耦电容和一个几十uF的钽电容,或者再串接一个小电感或者磁珠,效果会更好。

注:本文作者为面包板社区博主“蓝海之鸟”,参考原文:《运放使用的注意事项》

### 大器PCB布局布线注意事项 #### 重要性概述 高水平的PCB布线对成功的大器电路设计至关重要,特别是针对高速电路的设计。一个优秀的原理图是良好布线的基础;因此,电路设计工程师和布线设计工程师之间应保持密切合作,特别是在讨论元件位置以及走线安排方面的问题[^2]。 #### 设计原则 为了确保最佳性能,在为仪表大器(INA)设计PCB时需严格遵守如下指导方针: - **平衡输入路径**:维持所有连接至输入端的线路完全一致,以减少不对称引入的噪声干扰。 - **优化增益设定引脚配置**:缩短并最小化用于设置增益的相关引脚上的走线长度及其旁路电容尺寸,从而降低寄生效应的影响。 - **合理安置参考缓冲网络**:把与参考引脚相连的缓冲电路布置得更接近于INA本身,有助于提高信号完整性和稳定性。 - **电源滤波措施**:去耦合电容器应当被安装在距离供电管脚最近之处,以便有效抑制高频瞬态波动带来的影响。 - **接地策略**:至少要提供一块连续完整的地平面层作为公共返回路径,并避免因追求美观而牺牲实际效果的做法,比如利用丝网印刷来标注元器件位置等行为不值得提倡[^3]。 #### 特殊考虑因素 当涉及到微弱电流检测应用中的时,特别要注意防止由于PCB材质内部存在的固有电阻所引起的泄漏电流现象。具体而言,如果存在一条从外部电源(如+5V)通往开环差分输入之一的路径,则其间可能形成的不可忽略的小型压降会转化为额外流入或流出该节点的杂散电流流,进而造成读数偏差。为此,建议采取适当手段隔离这些敏感区域,或者选用具有更低体积电阻率特性的基板材料[^4]。 另外,对于某些特定类型的反馈结构——例如单位增益稳定型跟随器拓扑下的情况,直接将反相输入端短接到输出可能会引发潜在不稳定风险。为了避免这种情况发生,可以在两者间串联一个小阻值电阻,同时将其尽量贴近负极性输入侧加以固定[^5]。 ```python # Python代码仅作示意用途,不代表真实实现逻辑 def optimize_opamp_pcb_layout(): balance_input_traces() minimize_gain_setting_trace_length_and_capacitance() place_reference_buffer_circuit_nearby() position_decoupling_caps_close_to_power_pins() ensure_continuous_ground_plane_availability() ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ltqshs

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值