Xilinx 下载后不显示IBERT Debug核的问题

Xilinx 下载后不显示IBERT Debug核的问题

最近在调试Xilinx GTP，高速串行总线，若干年前并行接口的速度确实比串行接口快，在时钟频率比较低的情况下，并行总线确实可能比串行总线快，但是，随着技术的发展，时钟频率越来越高，并行导线之间的相互干扰越来越严重。并行接口因为有多条并行且紧密的导线，但时钟频率提高的一定程度时，传输的数据已经无法恢复。而串口因为导线少，线间干扰容易控制，反而可以通过不断提高时钟频率来提高传输速率。而且串口的端子也会比较小。这就是为什么现在高速传输都采用串行方式的原因。

在调试时需要用到IBERT核辅助调试，试验了无数次，在生成的各个example里修修改改，编译下载了无数次，下载后Hardware窗口的FPGA下一直都没有出现IBERT核，导致下面的create links、create scan等根本无法进行，各种网上查资料，连官网论坛上都没有类似问题的正确解决办法，有的说cable不对啦，有的说下载不对啦，有的说得用ISE啦等等，最后无意中走了一遍代码，找出的原因，原来是IBERT核没有接时钟信号，导致Debug核根本没有运行，所以当然检测不到IBERT核喽。不管怎么样问题最后解决了，分享在这里希望可以帮助到大家。