基于vivado fir ip 核的FIR滤波器仿真与设计

该博客介绍了如何使用Vivado的FIR IP核设计一个低通滤波器,并通过MATLAB进行设计与仿真,以验证滤波器的正确性。作者提供了MATLAB代码片段,显示了滤波器系数和FPGA仿真结果,二者一致。文章还讨论了FIR IP核的配置和FPGA仿真过程中的数据截尾问题。
摘要由CSDN通过智能技术生成

 

本设计通过vivado自带fir ip核实现一种低通滤波器 并通过matlab 设计与仿真 验证设计滤波器的正确性  

matlab代码如下 : 

fs  = 100e6  ;
f0  = 100e3  ;
f1  = 600e3  ;
N   =32768  ;
a=textread('D:/1.txt','%s');   
b=hex2dec(a);%16进制转换成10,字符串也可以转成10进制
for i =1 :159
     if b(i) > 2^15 -1 
          c(i) = b(i) - 2^16 ;
     else 
          c(i) = b(i);
     end
end
T  = 0: 1/fs : (N-1)/fs ;
sin_oc = sin(2*f0*pi*T) + sin(2*pi*f1*T) ;

sin_oc = round((sin_oc / max(abs(sin_oc)))*(2^15-1));
sin_ocbin = dec2bin(sin_oc + (sin_oc <0)*2^16 );

sinf  = filter(c,1,sin_oc);

sinff = 20*log(abs(fft(sinf)))/log(10) ;
ts    = 0 : fs/(length(sinff) -1 ) :fs ;
plot(ts,sinff);




滤波器系数由fdatool产生,并保存为1,txt 通过观察sinf的值与FPGA仿真结果比较即

  • 1
    点赞
  • 15
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值