7 系列 FPGA GTX 时钟架构浅析

主要参考Xilinx 官方提供的ug476

首先看图，明确一下Quad的概念

                                                       

 Quad(Q):是集成了四个gtx2_channel 和一个gtx2_common  

下图是Q的内部结构

                               

可以看出来一个Q 含有两个IBUFDS_GTE2原语，其中输入可选，可以是MGTREFCLKP/N0，也可以是MGTREFCLKP/N1（此时钟一般为板子上的时钟），原语使用如下：

IBUFDS_GTE2 ibufds_instQ0_CLK1  
    (
        .O               (gtrefclk0),      // gtrefclk1
        .ODIV2           (),
        .CEB             ('b0),
        .I               (MGTREFCLKP0),    //   MGTREFCLKP1                      
        .IB              (MGTREFCLKN0)  //MGTREFCLKN1
    );

这样就能得到参考时钟gtrefcl