UVM实战[一]

最新推荐文章于 2024-07-27 17:39:13 发布
最新推荐文章于 2024-07-27 17:39:13 发布
阅读量1.1k 收藏 7
点赞数 2
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_31515205/article/details/105962871
版权
本文开启了一个UVM实战系列，通过一个实际的UVM环境代码，介绍其使用和机制。内容涉及复微杯大学生电子设计大赛中的数字命题AI赛道，提供加密后的RTL设计及公开的UVM环境代码。文中详细解释了验证环境的结构，并推荐了几本学习UVM的书籍。
摘要由CSDN通过智能技术生成

欢迎关注个人公众号摸鱼范式

一个新的连载系列，将以一个实际的UVM环境代码讲解的使用、机制等，更新周期会比较长。

文件说明

分享的文件是我个人和同学在参加复微杯大学生电子设计大赛中所完成的设计。赛题来自数字命题AI赛道，有兴趣可以了解一下

https://mp.weixin.qq.com/s/Hb4TrEDXG6uVVY7PZ0mdUw

RTL设计部分代码不予公开，提供的是通过Questasim加密后的文件，能够编译仿真但是无法阅读，例如：

`pragma protect begin_protected
`pragma protect version = 1
`pragma protect encrypt_agent = "QuestaSim" , encrypt_agent_info = "10.6c"
`pragma protect key_keyowner = "Mentor Graphics Corporation" , key_keyname = "MGC-VERIF-SIM-RSA-2"
`pragma protect key_method = "rsa"
`pragma
最低0.47元/天 解锁文章
空白MAX
关注
使用 IEEE (1735) Verilog 标准机制进行 IP 保护
XtremeDV
04-10 1256
在跑仿真的时候，如果使用第三方IP，经常会遇到第三方IP中有加密代码，有时又会遇到同样的环境既可以用VCS跑，也可以用XRUN跑，我就好奇第三方IP如何支持两个公司的加解密方式的。两家好像是不兼容的，经过查阅VCS和XRUN的文档，最终发现了端倪，他们可以使用IEEE-1735 加密格式(具体语法这里不做介绍)。然后使用Synopsys或者Cadence提供的工具，就可以对代码就行加密了，加密后的代码就同时支持VCS和XRUN仿真了。最终用户应能编译这些加密文件，而无需担心公开密钥或解密。
Lattice Radiant 加密RTL设计文件简明教程
justlxy的博客
04-07 1875
Lattice Radiant软件是Lattice近年来新推出的FPGA开发平台，主要针对的是2019以后发布的新器件。 Lattice Radiant将不再支持Diamond之前使用的加密策略，以及相关的NGO文件，转而支持的是文本加密功能。本文将介绍如何使用Radiant来对RTL设计文件，进行加密： Lattice官方推荐使用IP Packager工具对需要加密的RTL设计，进行IP封装。使用该工具产生的结果可以和Radiant中可以下载的官方IP完全一致。缺点是过程繁琐，还需要些XML脚本文件。
白皮书---uvm实战笔记（一）
最新发布
clear_lqy的博客
07-27 633
数字验证白皮书阅读笔记
UVM实战代码例子
01-10
《UVM实战》是国内目前唯一一本用研究的眼光解读如何基于UVM搭建验证平台的著作。 作者历时3年钻研UVM源代码和使用UVM经验的系统总结。 实例丰富，步步清晰地引导读者掌握UVM的精髓和实用技巧。 本书脱胎于网络上广为流传的《UVM1.1应用指南及源代码分析》，内容愈加炉火纯青。 本资源为该书使用的相应源码，基于UVM1.1d
UVM项目实战（1）
yuyi111c的博客
07-04 1057
UVM项目实战11.MCDF的设计更新 slave node的接口发生变化 registers的接口发生变化 formatter的接口发生变化2.slave node的接口： DATA(31:0)：通道数据输入 DATA_PARITY：data数据的奇偶校验位 VALID：数据有效标志信号 WAIT：暂停接收 PARITY_ERR：slave node侧发现数据或数据校验位出错接收从上行发来的数据（32bit的data和1bit的奇偶校验位）数据能否被接收的三个条件： 数据是否有效（VALID）； 内部FI
UVM-实例调试
ICJJ的博客
03-28 611
搭建一个简单平台 每个类都有类继承声明 每个类都有注册声明 使用component注册：test，env，scoreboard，agent，driver，monitor 使用object注册：sequence，sequence_item 每个类有new构造器 Makefile all： compile simulation compile： <tab>vcs -sverilog -ntb_opts uvm -timescale=1ns/1ns +define+UVM_NO_DPI &lt
uvm_example:SystemVerilog UVM环境示例
05-26
uvm_example SystemVerilog UVM环境示例 描述 具有UVM验证环境的超简单DUT，以演示如何构建可扩展的UVM环境和目录树。 DUT具有一个主机接口，该接口使用一个简单的协议（我称为“主机”）来调用。 验证环境具有单个代理来驱动和监视主机接口。 内置UVM 1.1d 有关术语的一些注意事项： 代理与UVC 代理驱动DUT特定的协议。 UVC驱动（和监视）公司（或行业）广泛的协议。 UVC通常位于独立于DUT项目存储库的存储库中。 测试与序列 测试实例并配置环境。 测试序列将已排序的一组事务驱动到DUT。 测试不能在虚拟序列可重用的更高级别（芯片，SoC等）环境中重用。 此示例的test_base通过加号“ UVM_VSEQ_TESTNAME”实例化了测试序列。 目录结构 .dvt-AMIQ DVT工具的配置文件 src-rtl源-DUT 验证-
UVM 例子代码
09-24
This contribution includes the updated examples for the second edition of the UVM Book: A Practical Guide to Adopting the Universal Verification Methodology (UVM) Second Edition.
UVM实战（1）+代码
02-16
本篇文章将深入探讨UVM实战中的关键知识点，通过一个逐步演进的测试平台实验，帮助你理解并掌握UVM的核心概念。 一、UVM基础 UVM提供了一套标准的类库，用于构建验证环境，包括验证组件、代理、驱动、监视器、代理...
UVM项目实战.pdf
10-30
UVM项目实战.pdf
UVM实战笔记 - Ch2 一个简单的UVM验证平台（上）对应代码及注释
08-05
在本章中，我们将深入探讨数字集成电路验证领域中的一个重要工具——UVM（Universal Verification Methodology）的实际应用。这个章节主要围绕构建一个简单的UVM验证平台展开，分为上下两部分。在此，我们关注的是...
UVM 验证测试平台搭建简单示例（详细）
05-23
该文档详细介绍利用UVM验证方法学库搭建system Verilog 测试验证平台的步骤和方法，我看完后感觉很好。能够很快入门UVM，是个不错的资料，分享给大家。
uvm-1.2源代码与应用实例
05-28
uvm-1.2源代码与官方实例
UVM实战笔记
08-27
UVM实战（卷1）》这本书的第1版是一个学习UVM的重要资源，涵盖了UVM基础、高级特性以及实战应用等关键知识点。学习这本书时，建议结合实际代码和应用指南，以获得更深刻的理解和更好的实践效果。
UVM实战_1_UVM基础篇
weixin_61103637的博客
11-27 1232
本篇主要介绍UVM的几大组件，以及一些基础的知识提示：这里对文章进行总结：例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
UVM：一个简易验证平台例子
Starry__的博客
02-09 3393
目录top_tb.svdut.svmy_if.svtest.svmy_env.svmy_agent.svmy_sequencer.svmy_sequence.svmy_transaction.svmy_driver.svmy_monitor.svmy_model.svmy_scoreboard.sv 本文代码均来自于《UVM实战（卷I）》2.5.2节 UVM中测试用例的启动 这一模块的代码 top_tb.sv `timescale 1ns/1ps `include "uvm_macros.svh"
《UVM实战》代码示例
杰之行的博客
11-04 3191
前言 《UVM实战》这本书，写的真不错，很适合新手入门，下面是这本书第二章最终的代码，贴在这里，上课的时候翻阅很方便（手动笑脸）。 如果本文对您也有用，那就好好研究吧。 dut.sv module dut(clk, rst_n, rxd, rx_dv, txd, tx_en); input clk; input rst_n; input[7:0] rxd; input rx_dv; output
第一个uvm的例子
Ruanyz_china的专栏
12-11 542
第一个大概的 uvm 例子及相关坑 首先讲讲vhdl的加法运算的坑 使用vhdl写了一个两个数相加的module，signal定义为std_logic_vector类型，然后直接使用一个process根据valid的脉冲做加法运算。 自己也注意到了加法、乘法等溢出问题，但是编译总是报左右位宽不匹配。然后才发现vhdl不允许vector类型数据直接相加，需要先做类 型转换。 定义integer类型signal 使用CONV_INTEGER(signal name)转换 两个integer做自
uvm实战代码全跑一遍
11-30
当脚本执行完毕后，我们可以检查仿真结果，确认UVM实战代码是否全跑一遍。如果仿真结果符合预期，则说明我们成功地运行了UVM实战代码。 总结起来，要实战跑通UVM实战代码，我们需要安装仿真工具、检查和配置顶层...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值