UVM的register model介绍（七）

最新推荐文章于 2024-06-26 14:31:50 发布
最新推荐文章于 2024-06-26 14:31:50 发布
阅读量6.4k 收藏 15
点赞数 2
分类专栏： uvm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_31935691/article/details/60502957
版权
本文介绍了UVM中的寄存器模型，包括Uvm_reg_field、Uvm_reg、Uvm_reg_block的层级关系以及UVM_FRONTDOOR和UVM_BACKDOOR的访问方式。还探讨了如何构建层次化的register model，特别是处理具有多个域的寄存器的方法。
摘要由CSDN通过智能技术生成

Register model介绍
问题：期待DUT中的状态寄存器会对我们的激励有一定反应。
解决办法：
Task scoreborard::main_phase(uvm_phase phase);
…….
Reg_model.STATUS_REGread(status,value,UVM_FRONTDOOR);
……
Endtask

Uvm_reg_field:是register model中的最小单位
Uvm_reg：比uvm_reg_field高一个级别。一个寄存器中至少有一个uvm_reg_field。
Uvm_reg_block：可以加入许多uvm_reg，也可以加入其它的uvm_reg_block。一个register model中至少包含一个uvm_reg_block。
UVM_FRONTDOOR:代表寄存器的访问方式，即通过模拟cpu，在总线上发出读指令，进行读写操作。在这个过程，仿真时间一直往前走。
UVM_BACKDOOR：与UVM_FRONTDOOR相对概念。它并不通过总线进行读写操作，而是直接通过层次化的引来改变寄存器的值。
Uvm_reg_map:每个寄存器都有其地址，这些地址表现形式有的为绝对地址，有的为相对地址。Uvm_reg_map就是存储这些地址，并把这些地址转换成可以访问的地址。

层次化的register model

最低0.47元/天 解锁文章
南国之邱
关注
  • 2
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
【从零开始学习 UVM】11.4、UVM Register Layer —— UVM Register Model 实战项目（RAL实战，交通灯为例）
努力，加油每一天鸭~
04-04 341
【从零开始学习 UVM】11.4、UVM Register Layer —— UVM Register Model 实战项目（RAL实战，交通灯为例）
【从零开始学习 UVM】11.2、UVM Register Layer —— UVM Register Model（RAL，Register Abstraction Layer，寄存器抽象层）概述
努力，加油每一天鸭~
04-04 240
【从零开始学习 UVM】11.2、UVM Register Layer —— UVM Register Model（RAL，Register Abstraction Layer，寄存器抽象层）概述
通过python实现一个简易的reg_model
m0_61507872的博客
05-31 783
python实现简易的register model
UVM学习笔记--寄存器模型 Register Model
热门推荐
wonder_coole的博客
06-13 3万+
1.寄存器模型( Register model )简介 UVM的寄存器模型是一组高级抽象的类，用来对DUT中具有地址映射的寄存器和存储器进行建模。它非常贴切的反映DUT中寄存器的各种特性，可以产生激励作用于DUT并进行寄存器功能检查。通过UVM的寄存器模型，可以简单高效的实现对DUT的寄存器进行前门或后门操作。它本身也提供了一些寄存器测试的sequence，方便用户直接使用。 UVM的寄存器模型...
走进UVM：通用验证方法学一文通介绍&快速入门指南
最新发布
want<offer>的博客
06-26 2996
本文描述了一种使用UVM，由主流用户进行功能验证而不是高技能的验证专家的验证方法。它源于Doulos在向硬件设计和验证社区的工程师教授系统验证和功能验证方法方面的经验。虽然大量的研究和开发功能验证方法是正确地关注超级用户的需求，因为他们解决最困难的验证问题，我们发现大多数主流用户有不同的焦点，即，如何使高效与最小的延迟和专业编程专业知识。sv和UVM提供了机制来创建用于检查、覆盖收集和刺激生成的验证组件，并为特定的测试修改这些组件的行为。事实上，学习曲线对非专家来说可能是令人生畏的。
UVM- 寄存器模型 Register Model（八）
思想开化的冰块博客
12-16 1万+
寄存器模型 Register Model一、RAL : Register Abstraction Layer二.UVM 寄存器模型的层次三、RAL模型创建并使用3.1.对每个寄存器进行定义并创建3.2.将寄存器放入register block容器中，并加入到对应的Address Map3.3.创建RAL适配器（adapter）3.4.验证环境中实例化RAL模型并建立连接3.5.编写RAL的测试序列3.6.显式或隐式的运行RAL序列3.7.显式或隐式执行镜像预测四、总结 一、RAL : Register Ab
Register Model -- Mirroring
漫漫学IC
11-08 331
The register model maintains a mirror of what it thinks the current value of registers is inside the DUT. The mirrored value is not guaranteed to be correct because the only information the register m...
UVM register model的使用
春天的故事
04-25 751
UVM怎样使用register model 验证寄存器： 1， 继承uvm_reg 建立uvm_reg_field 在build中声明，并且configure： 2，继承uvm_reg_block, 创建需要配置的寄存器，配置后门或前门的地址： 3，建立一个uvm_reg_adapter： 主要是改写reg2bus，和bus2reg： 4，建立一个整体的uvm_reg_block：主要是定义AHB的访问地址， 5，建立读写的seq： 直接使用uvm_reg的。read或者write： 6，连接s
[UVM]UVM Register Model之Backdoor Access模型构建
元直的博客
04-22 998
UVM Register Model之Backdoor Access模型构建 前言：接上文“[UVM]UVM Register Model（RAL Model）的构建”。本文将以上文中的RALF档案为基础，介绍一下Backdoor Access RAL Model的问题。主要包括RAL Model的生成及结构，以及在环境中的用法。 一、RALF Layer 在RALF档案中，需要指定每个field的path block digrf_dfe_dsb_blk...
[UVM]UVM Register Model（RAL Model）的构建
元直的博客
03-17 1661
UVM Register Model（RAL Model）的构建 前言：RAL Model在SoC验证中是非常重要的，通过RAL Model进行寄存器的读写，大大降低的TB对RTL改动的依赖。那么我们应该怎么建立RAL Model呢？本文将总结一种方案。 一、RALF文件 RALF是对Register的描述文件，通过RALF可以产生RAL Model RALF文件可以分为四个层次，分别是：field、register、block、syst...
@MODELS.register_module()函数装饰器
danger2的博客
12-27 1256
可能是一个模型注册表或工厂类，负责创建和管理不同类型的模型。通过装饰器，开发者可以方便地向工厂注册新的模型类型，而不需要修改工厂的源代码。用于注册模型（models）的模块。这种设计模式通常被用于深度学习框架中，以便动态地构建、配置和管理模型的各个组件。装饰器用于注册不同类型的模型。通过这种方式，你可以在系统中添加新的模型类型，并通过名称检索相应类型的模型。装饰器，它可能实现了一种动态注册模型的机制。可能是一个类或模块，通过。
解决timm中自己@register_model注册模型时创建模型时找不到的问题
weixin_47994925的博客
03-24 2097
那么我在创建这个模型的时候，一定要导入注册模型所在文件。我注册的模型在A.py文件中。
一个简单的uvm_reg_model及其相关function介绍
muyiwushui的博客
04-19 548
其中uvm_reg_field是寄存器内的域，在ral_reg_CFG_1内包含两个域，分别为CFG_1_0和CFG_1_1。
寄存器模型 — UVM
SummerXRT的博客
06-19 5703
文章目录基本概念寄存器模型的集成访问寄存器的方式1. 前门访问2. 后门访问3.前门访问和后门访问的比较寄存器模型的常规方法1. mirror、desired 和 actual value2. prediction的分类3. uvm_reg 的访问方法4. uvm_mem与uvm_reg的联系与差别 基本概念 寄存器块（reg_block）由包含很多的寄存器，也可以有存储器； 每个寄存器都由很多的域； 单个域包含多个bit位。 寄存器模型相关类(均为Object类型) 类名 功能 uvm
uvm methodology 方法介绍/uvm_reg及对应的方法get/update/mirror/write/read/write
cy413026的博客
04-16 5924
1.uvm介绍纯英文资料 1.1verification-methodology-reference 1.2uvm_reg介绍 2.uvm的常用方法及函数 本节转自UVM——寄存器模型相关的一些函数 0. 引言 　　在UVM支持的寄存器操作中，有get、update、mirror、write等等一些方法，在这里整理一下他们的用法。 　　寄存器模型中的寄存器值应该与DUT保持...
一、UVM寄存器学习
2201_75756692的博客
03-13 1081
而不同的域，对于外部的读写而言，可分为WO(write-only，只写)，RO(read-only，只读)、RW(read and write,读写)、读后擦除模式(clean-on-read，RC)，只写一次模式(write-one-to-set,W1S)等操作属性。//域配置属性值为（此域的父辈（即该域位于哪个寄存器中），此域的宽度，此域最低位起始位置在该reg中，此域的存取权限，是否易失，复位值，是否可复位，是否可随机化，是否可单独存取）//实例化my_adapter。//实例化reg_agent。
【UVM】reg_model的一些基本操作
智哥随便写写
08-30 6145
UVM的寄存器模型，对一个寄存器bit中有两种数值，mirror值，尽可能的反映DUT中寄存器的值。expected值，尽可能的反映用户期望的值。 几种常用的操作： read/write：可以前门访问也可以后门访问，如果在env的顶层定义过uvm_auto_predict(1)，则UVM会在这两个操作后自动调用do_predict函数来更新寄存器模型中的mirror值。 peek/poke：...
fairseq框架下代码分析---模型构建（guided_transformer）
weixin_41318625的博客
01-19 4316
1. 首先定义的类是整个模型的类GuidedTransformerModel(FairseqEncoderDecoderMoel) 通过@register的方式注册模型，模型继承FairseqEncoderDecoderModel @register_model("guided_transformer") class GuidedTransformerModel(FairseqEncoderDecoderModel): 1）定义init函数 def __init__(self, args, enc
uvm register model
06-28
回答2：</h3><br/>UVM Register Model（统一校验方法）是一个现代的硬件验证框架，它是一种用于生成可重复使用的、面向对象的、模块化的寄存器模型的方法。它提供了一种简单和一致的方式来定义和使用寄存器模型，...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

南国之邱

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值