quartus中设置 systemverilog综合

quartus中设置 systemverilog综合

引言

使用quartus建立工程时，有时需要使用Systemverilog 语言去综合程序，才能顺利通过编译，这时需要在quarus软件中手动进行设置。

一、 解决步骤

解决步骤如下

1.打开quartus软件

2.点击任务栏assigniments

3.点击settings

4.选择comiler sertting

5.选择Verilog HDL input

6.选择systemverilog

即 quartus ———assigniments———settings———Compiler Settings———Verilog HDLinput———systemverilog

二、总结

FPGA编程中同一个工程里是可以选择不通的编程语言，比如verilog或者vhdl ，或者systemverilog，quartus和vivado是一样的，因此，可以设置单个.v文件的语言，是verilog还是其他。