DDR管脚学习笔记

学习MT41J128M8笔记

1. A[0…13] 输入管脚

为ACTIVATE命令提供行地址。为READ/WRITE命令提供列地址和自动预充位。用于在指定的bank的内存阵列中选择一个位置。其中A10,A12有其他的作用，详见数据手册。

2. BA[0…2]输入管脚 **

Bank Address Input，bank地址的输入，用于指定用哪个bank的。用于指定ACTIVATE,READ,WRITE,或PRECHARGE命令被应用到哪个bank。也用于指定LOAD MODE命令将加载到哪个模式寄存器 中（MR0,MR1,MR2,MR3 Mode Rege）

3. CK,CK#差分时钟输入管脚

所有的控制和地址输入信号将被采样，在CK的正边缘和CK#的负边缘交叉的地方。

输出数据选通信号（DQS,DQS#）参考CK和CK#的交叉点。

4. CKE时钟使能输入管脚 clock enable

CKE用于启用或禁用内部时钟和DRAM上的时钟，启用HIGH,禁用LOW。

5. CS#片选信号Chip Select

CS#启用或禁用命令解码器，启用LOW,禁用HIGH。当该信号是high时，所有的命令将被遮掩。

当系统有多等级或多队列时，CS#进行外部等级或队列的选择。

6. DM输入数据掩码 Input data mask

DM是一个屏蔽信号，为了写数据的安全性。当DM为HIGH时，写过程中输入的数据将被屏蔽。

7. ODT片选终端电阻 On-die termination片上端接电阻

ODT是否启用或是禁用DDR3 SDRAM内部的终端电阻/端接电阻，启用HIGH,禁用LOW。LOAD MODE 命令能禁用ODT,此时ODT输入无效。

9. RAS#Row Address Strobe行地址选通脉冲
10. CAS#Column Address Strobe 列地址选通脉冲
11. WE#write enable 写使能
12. RESET#复位输入信号

该信号是个低电平有效CMOS输入信号，参考Vss（ground）

13. DQ[0…15]

双向数据传输总线

14. DQS,DQS# 数据选通信号 Data Strobe

在边沿对齐处输出读数据，在居中对齐处输入写数据

14. VDD power supply

1.5V+_0.075V

15. VDDQ DQ power supply

1.5V+_0.075V,在设备上隔离以增强抗噪能力

16. Vrefca Reference voltage for control, command, and address
17. Vrefdq Reference voltage for data
18. Vss ground
19. VssQ DQ ground

在设备上隔离以增强抗噪能力