verilog重点解析（2）

学习摘自数字芯片实验室

1、连续赋值和过程赋值之间有什么区别？

2、initial和always中的赋值有什么区别？

3、阻塞和非阻塞赋值之间有什么区别？

个人觉得阻塞非阻塞是仿真电路下的描述，实际电路中是没有这个描述的。

实际的电路中只有组合逻辑和时序逻辑，不可能存在谁阻塞了谁。只是仿真中需要特别注意。

按照书上的描述：阻塞相当于软件中的顺序执行，非阻塞相当于并发执行。

类比为阻塞就是一个人干活，如果一条语句为一个活，那么先干前面的活再干后面的活。非阻塞就是多个人一起干活，每一条语句都是一个人在干活，则为并发。

4、如何使用连续赋值建模双向nets？
assign语句构成一个连续赋值。 RHS变化立即影响LHS。 然而，LHS的任何变化都不会影响RHS。

例如，在以下声明，rhs的更改将更新到lhs，但反之不会。

System Verilog引入了一个关键字alias，能定义双向nets。

例如，在以下代码中，rhs的任何变化都会更新到lhs，反之亦然。

如果上述alias换成assign，则输出如下：

lhs = 2 , rhs = 2

lhs = c , rhs = z

然而，由于定义了alias，输出如下：

lhs = 2 , rhs = 2

lhs = c, rhs = c

在上面的示例中，对net任何一侧的更改都会更新到另一侧。

5、task和function之间有什么区别？
Verilog中的task和function都可以实现常用功能，有助于代码的清晰和可维护，避免在不同位置复制大量代码。 本质上，task和function都提供了在模块中不同位置重用相同代码段的“子程序”机制。

但是，task和function在以下方面有所不同：

6、静态task和动态task有何不同？
动态task在关键字task和名称之间有automatic关键字。 动态task在每个task调用期间，自动分配变量内存空间，即每次调用都不会覆盖这些值。没有automatic关键字，变量是静态分配的，这意味着这些变量在不同的task调用之间共享，因此可以被覆盖。

以下示例说明了关键字automatic的效果。 这是一个不可综合的代码。

在上面的示例中，my_value是task中的局部变量。 每当调用此task时，输入in_value在5个仿真时间单位之后赋值给局部变量。 在initial begin中，有一个fork-join，它启动两个并行进程，分别在仿真时间单位＃1和＃2之后开始。 第1个进程赋值2给my_value，第2个进程赋值3给my_value。 假设没有automatic关键字，使用上面的代码运行仿真，会输出以下内容：

没有automatic关键字的事件序列如下：

1. 从仿真时间0开始启动fork-join两个进程。

2.第一个进程在＃1之后调用modify_value，并赋值局部变量my_value为2. 此时 t = 1。

3.第二个进程在＃2之后调用modify_value，并赋值局部变量my_value为3. 此时t = 2。

请注意现在赋值给局部变量my_value的值被3覆盖。

4.再经过4个时间单位，即在t = 1 + 5 = 6时，第1个task调用$display。由于最新值现在是“3”， my_value显示“3”，而不是 “2”。

类似地，对于第二个过程，即t =2 + 5 = 7，第2个task调用$display。由于最新值仍为“3”，因此此处my_value显示“3”。

现在，在task和task名称之间使用关键字automatic，仿真输出一下内容：

按照上述相同的步骤，这次，由于存在关键字automatic，变量不会被其他进程覆盖。

下表总结了动态task和静态task之间的差异：

7、如何覆盖automatic task中的变量？

默认情况下，module中的所有变量都是静态的。 但是， task/function中的变量都可以定义为static或automatic。

以下示例组合了static或者automatic的task/function和其变量：

1、task/function和其变量都没有定义为automatic

在Verilog-1995中，task/function和其变量都是隐式静态的。 变量仅分配一次内存，多次调用将覆盖其变量。

2、static task/function

System Verilog引入了关键字static。 当task/function被明确定义为static，它的变量只分配一次内存，并且多次调用将覆盖其变量。 、

3、automatic task/function

从Verilog-2001开始，当task/function定义为automatic，其变量也是隐式automatic的。 因此，在多次调用task/function时，变量每次都会分配内存并不会覆盖。

4、static task/function和automatic变量

SystemVerilog还允许在静态task/function中使用automatic变量。 那些没有automatic定义的变量会保持隐含的静态。 这在变量需要在task/function调用之前初始化，并且自动分配内存的情况下很有用

5、automatic task/function和static变量

SystemVerilog还允许automatic task/function中使用静态变量。没有static声明的那些变量将保留隐式automatic。 这在静态变量需要为每次调用更新变量值的场景中很有用

如何在例化时修改模块的parameter值？

如果Verilog模块使用parameter，有两种方法可以修改它

值。

1）按顺序列表：

在此方法中，parameters的修改顺序和模块中声明它们的顺序一样。 例如，

parameter_list模块包含两个参数，即width和depth，已在模块中分配默认值。 并且在example_parameter_list模块中实例化，并且这些parameter在不同的实例化中被不同的值覆盖。

使用上述方法的限制是：

parameter修改值必须被按顺序修改覆盖。 例如，在上面代码中，U2实例化parameter_list，不能跳过width 和depth直接修改num_buses

我们有两种方法克服这种限制：

1、 在声明模块内的parameter时，将后面例化时需要改变的parameter声明在不需要改变的parameter之前。 例如，在上面的代码中,U0和U1实例化了parameter_list .num_buses不需要更改，所以最后声明，分配给它的是默认值。

2、 在模块实例化时，为所有的parameter分配值，包括不需要修改的parameter。 在U2实例化中，虽然只有num_buses参数需要改变，但width and depth仍然需要分配模块中定义的相同的默认值。

2）按名称指定：

这是Verilog-2001开始提供的一项新功能，可以通过显式指定parameter来更好地修改模块的parameter。 这样，parameter值就链接到它的名字，而不是声明时的位置顺序。

使用与上面相同的模块parameter_list，

下面的示例显示了按名称指定的相同的parameter修改覆盖。

请注意，显式地按parameter名称指定修改方式，括号中的值是修改的值。 在在U2实例化中，只需指定depth即可，无需为width指定任何修改值。

3）使用 defparam：

在此方法中，模块中的parameter根据其层次结构名称访问。 在下面的示例中，低层次模块parameter_list在example_defparam模块中实例化。 但是width和depth的值使用defparam修改。

以下总结了使用defparam方法的优点：

1、修改parameter值是不需要遵循parameter声明顺序

2、可以修改特定parameter，而不是重新指定所有parameters

3、通过对defparam进行分组，可以帮助进行代码维护

10、如果阻止模块例化时parameters不被改变

如果需要阻止模块中的特定parameters被改变，应该使用localparam，而不是parameter。 localparam在Verilog-2001中引入。在以下示例中，localparam用于声明num_bits，因此尝试改变它会给出Error。

请注意，由于width和depth是使用parameter指定的，它们可以在实例化时被改变。

通常，localparam定义本地化标识符，其值来自常规

parameters。

11、使用`define和parameter有什么区别？

`define和parameter都可以在设计中用来指定常量。 例如：