F-002 高速数字电路信号匹配（二）

针对设计过程中的问题，如有疑问，欢迎留言评论！

---

1 简介

对于高速信号要的电平匹配，我们通常需要考虑一下两个方面的问题：

• AC信号的摆幅与回路。

• DC信号的摆幅与回路。

在电路设计的过程中，关于电路设计的合理性，以下三个方面我们需要重点关注：

• PCB布局布线的简便性。

• 如何保证电路设计的功耗最小。

• 匹配的方式最简单，尽可能的较少阻容的数量。

对于两个通信系统，我们需要需要考虑以下的两种两种情况：

• 相同电平信号：一般采用直流耦合方式。

• 不同电平信号：AD幅度和DC幅度并不一定可以完全匹配，因此我们需要考虑AD幅度和DC幅度。在这种抢矿下，我们采用交流耦合方式比较常见，部分情况下也可以使用直流耦合（用电阻分压等方式来实现。）

参数：

2 高速数字信号匹配

2.1 LVPECL&LVPECL（PECL同理）

方式1

由于是同种通信方式，AC摆幅和DC摆幅能满足要求：

缺点：

• 匹配电阻的个数较少，但是匹配电阻的位置必须位于输入端放置。

• 最大的缺点就是需要VCC_2V的电源。

方式2

其中，R1=130，R2=82（ 3V3）；R1=82，R2=130（ 5V）。其中 R1//R2 既充当交流匹配电阻（ 50 欧姆），也充当直流偏置电阻。

缺点：

• 四个匹配电阻必须放置在离输入端很近的位置，PCB布局存在困难。

• 匹配电阻的有较高的功耗。

方式3

其中 R1=140~200 欧姆（ 3v3）， R1=270~330欧姆（ 5V）， R2=100 欧姆。R1为输出门提供偏置电流， R2 为交流信号提供匹配。输入门的直流电平直接利用输出门的直流电平，并不需要外来的上下拉电阻来提供。

优点：

• 电阻个数很少，只有 3 个。

• 只有 R2一个电阻必须放在离输入门比较近的地方， R1放置的地方可以比较随便，只要不引入过长的线头（过长的线头会导致反射）就可以了。

• PCB布板比较容易处理。

2.2 LVPECL&PECL

LVPECL和 PECL的AC摆幅相同（800mV）,但是直流电平摆幅不同，所以无法直接用DC耦合的方式。在这种场景下：我们可以采用AC耦合方式。

方式1

其中：R1=140~200 欧姆 属于直流偏置电阻，C1为耦合电容， 可以放在线上的任何一个地方， 不一定在源端， 也不一定要在末端。R2=100 欧姆 属于交流匹配电阻，一定要放在末端。

R3、 R4 为 K 级别的电阻， 必须满足R4/(R3+R4)=(VCC-1.3V)/VCC的比值就可以了。R3/R4 是为输入端提供直流电平，所以对 PCB上的位置没有特殊要求，只需要不引入长线头就可以了。

优点：

• 对于交流耦合来说，器阻容器件的个数算是比较少的了。

• 只对一个电阻的位置（ R2）有要求，其他的没有要求。

• 功耗也比较小。

• 当 LVPECL输出没有交流信号的时候，那么输入端却可以依靠 100 欧姆的电阻，使得 P/N 维持一个电压差，从而保证输入端的稳定（恒为“ 0”或者“ 1”）。

大家可以联想到芯片 LOS信号的检测机制――看输入的信号是否为长“ 0”或者长“ 1”。为芯片的正确检测 LOS提供了保证。而图5 的匹配方式是无法解决这个问题的。该电路属于优选电路类型。这种方式可以推广到 LVPECL&LVDS；LVDS&LVPECL等电平的对接。

方式2

电路是很多资料推荐使用的， 从原理上分析没有错， 但是从实用的角度来说并不是最佳方案。

缺点：

• 电路（ 左）种的 R2/R3 既做为交流匹配电阻，又做为输入直流电平，由于 R2/R3共 4 个电阻必须放在输入引脚附近，所以可能导致 PCB布板困难。同时功耗也比较大。

• 电路（ 右）应该说有比（ 左）比较大的改进，虽然从电阻的个数上来说还多了一个，但是 PCB布板容易，并且功耗比较小。其 R2/R3 阻值可以是 K 级别的。

方式3

这种从原理上分析没有问题，但是 R2/C1/R3/R4 等 7 个阻容必须放输入端很近，布局相当困难，对于 PCB 布局来说还不如方式一和方式二。（此方案不推荐使用 ）

2.3 LVPECL&LVDS

对于 LVPECL输出， LVDS输入的信号来说， LVPECL的直流输出电平为 2V 左右，而 LVDS的直流输入可以为 0.2V~2.2V， 所以直流电平本身不是关键。

对于交流电平来说 LVPECL输出最大为 800mV，甚至超过 1V，而 LVDS的输入交流电平一般不能承受 800mV 的输入（具体还得看芯片资料的说明） ，一般是认为最大在 400mV 左右。所以如何把交流幅度调整到 LVDS能够接受的范围才是关键。

以上是 LVPECL到 LVDS的 DC和 AC二种耦合的示意图。具体的电阻值请参考其他资料，自行计算。

2.4 LVPECL&CML

对于 LVPECL输出 CML 输入的信号来说， LVPECL的输出交流摆幅比较大，可能会超过 CML 电平的最大输入摆幅，所以一般情况下应该加衰减，同时也要关注直流电平。同样，有 AC耦合和 DC耦合二种。

一般情况下， 二种不同直流电平的信号 （即输出信号的直流电平与输入需求的直流电平相差比较大） ，提倡使用 AC 耦合 ，这样输出的直流电平与输入的直流电平独立。

2.5 CML&LVPECL

对于 CML 输出， LVPECL输入来说，由于直流电平相差很大，所以一般采用交流耦合方式。

而 CML输出的交流幅度一般不会大于 LVPECL接收的交流幅度，所以交流方面只需要考虑匹配就可以了，不需要考虑幅度。有些资料提供的匹配电路图如下：

本人认为，图（ a）（ b）存在图5、图6 所描述的相同弊病，最好采用如图10 结构的电路 。同样，图（ c）的 100 欧姆电阻放在电容后面对于 PCB布板来说更方便一些，从匹配的角度来说更好一些。

2.5 LVDS&LVDS

应该说 LVDS之间的对接是最简单的对接了。

2.6 CML&CML

CML 电平一般情况下使用直流耦合就可以了。当然如果二个芯片的供电电源不同就必须用交流耦合了。因为此时二个芯片直接的直流电平不同， 不能直接对接。

2.7 LVDS&CML；CML&LVDS

一般情况下， 不会存在 LVDS与 CML 之间的对接， 因为 CML 电平一般用在高速信号，如 2.5G/10G 等场合。

而 LVDS一般很难用在那么高的速率。在这里要注意的是，输出交流幅度是否落在输入交流幅度之内。