FPGA设计——计数器架构

       FPGA的计数器架构设计：以计数器作为模块的主体结构。以计数器作为系统框架，信号与计数器对齐进行跳变。应用于串口、VGA等接口。

       设计步骤

第一步：明确功能

      明确功能是将要实现的功能用具体、清晰的描述出来，用信号列表表示。将模块中要使用的端口列出，说明其信号流向、位宽、功能。

第二步：功能波形

       功能波形是将描述的功能用波形表示出来，波形的变化要表示清楚，要具体到多少个时钟期。并将这些波形画出来。

第三步：计数结构

       计数结构是通过一个或多个计数器，搭建成一个完整的设计框架，从而作为其他信号的对齐条件。计数器优秀的标准是：用计数器能任何一个时钟；能方便地被其他信号归纳使用。

第四步：加1和结束条件

       加1和结束条件是考虑计数器的加1条件和结束条件，如果条件不足时，则要添加信号来指示。

     （1）逐个计数器考虑其加1条件和结束条件；

     （2）加1条件和结束条件必须精确到某个时钟上升沿；

     （3）条件必须用信号表示。

       所谓的计数器加1条件就是在满足计数条件的情况下结束值加1，一般其值每过一个时钟周期加1，而有效计数器则可能会经过好几个时钟周期。结束值是满足加1条件下，计数的最后一个值。

第5步：定义特殊点

       定义特殊点是将要用到的特殊时刻点，如计数器结束点/触发点/开始点/中间点等，根据需要挑选出来，并用信号表示出来。

第六步：完整性检查

      完整性检查时保证每个信号，包括计数器/添加的信号/输出信号的变化条件都已经清晰明确，变化条件必须用信号来表示。当所有的信号的变化条件都明确时，表示所有的代码可以写出来。

第七步：计数器代码

第八步：功能代码