STM32单片机芯片与内部76 Cortex-M3架构 内核概览

目录

一、Cortex-M3 处理器的架构

1、CM3内核

（1）、寄存器

（2）、存储器接口

2、NVIC

3、总线矩阵

4、FPB

5、DWT

6、ITM

7、MPU

8、ETM

9、TPIU

10、SW/JTAG-DP

---

一、Cortex-M3 处理器的架构

        Cortex-M3 是一款低功耗处理器，具有门数目少，中断延迟短，调试成本低的特点，是为要求有快速中断响应能力的深度嵌入式应用而设计的。该处理器采用 ARMv7-M 架构。

Cortex-M3 处理器整合了以下组件：

• 处理器内核。这款门数目少，中断延迟短的处理器具备以下特性：
• — ARMv7-M： Thumb-2 ISA 子集，包含所有基本的 16 位和 32 位 Thumb-2 指令，用于多媒体， SIMD， E(DSP)和 ARM 系统访问的模块除外。
• — 只有分组的 SP
• — 硬件除法指令， SDIV 和 UDIV（ Thumb-2 指令）
• — 处理模式（ handler mode）和线程模式（ thread mode）
• — Thumb 状态和调试状态
• — 可中断-可继续（ interruptible-continued）的 LDM/STM， PUSH/POP，实现低中断延迟。
• — 自动保存和恢复处理器状态，可以实现低延迟地进入和退出中断服务程序（ ISR）。
• — 支持 ARMv6 架构 BE8/LE — ARMv6 非对齐访问
• 嵌套向量中断控制器（ NVIC）。它与处理器内核紧密结合实现低延迟中断处理，并具有以下特性：
• — 外部中断可配置为 1～240 个— 优先级位可配置为 3～8 位— 中断优先级可动态地重新配置
• — 优先级分组。分为占先中断等级和非占先中断等级
• — 支持末尾连锁（ tail-chaining）和迟来（ late arrival）中断。这样，在两个中断之 间 没 有 多 余 的 状 态 保 存 和 状 态 恢 复 指 令 的 情 况 下 ， 使 能 背 对 背 中 断（ back-to-back interrupt）处理。
• — 处理器状态在进入中断时自动保存， 中断退出时自动恢复， 不需要多余的指令。
• 存储器保护单元（ MPU）。 MPU 功能可选，用于对存储器进行保护，它具有以下特性：
• — 8 个存储器区
• — 子区禁止功能(SRD)，实现对存储器区的有效使用。— 可使能背景区，执行默认的存储器映射属性。
• 总线接口
• — AHBLite ICode、 DCode 和系统总线接口— APB 专用外设总线（ PPB）接口
• — Bit band 支持， bit-band 的原子写和读访问。
• — 存储器访问对齐
• — 写缓冲区，用于缓冲写数据。