设置伪路径

最新推荐文章于 2024-04-09 08:56:53 发布
最新推荐文章于 2024-04-09 08:56:53 发布
阅读量1.9k 收藏 20
点赞数 1
分类专栏： # 时序分析与约束 文章标签： fpga verilog 数字电路 时序分析
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_39507748/article/details/114762024
版权

1、什么是伪路径？为什么要去除伪路径？

在这里插入图片描述

  • 伪路径就是存在，但是不起作用的路径，因此没有必要对它进行时序分析。

  • 移除无效的时序路径；就可以跳过路径优化，可以节省时间和资源。

2、设置伪路径的命令
在这里插入图片描述
3、路径指定方式举例
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
set_false_path -from CLK1，这条命令意味着以下路径将被设置为伪路径：

  • 路径源于由CLK1驱动的所有时序元件；

  • 路径源于被CLK1约束的输入端口。

4、伪路径的几种类型
在这里插入图片描述
上图中的两个多路选择器，控制端由同一控制信号驱动，既然控制信号一致，那么mux选择的端口也一致，所以红色路径就不可能出现，这样的话该条路径的存在就没有意义。
在这里插入图片描述
上图尽管mux的相同端口连接到了一起，但是控制信号却是相反的，例如，Mux1选中I0时，Mux0选中I1，所以红色路径也不可能出现。
在这里插入图片描述
上图这种伪路径的类型也比较常见，为跨时钟域的伪路径。

为了不对其进行时序分析，可以设置伪路径，功能与设置异步时钟组一致。

5、伪路径时序报告
在这里插入图片描述

耐心的小黑
关注
专栏目录
Vivado中FPGA伪路径的应用
DevScribe的博客
08-06 444
但是，在某些情况下，一些时序路径是不需要满足时序要求的，这时我们可以使用FPGA伪路径来关闭某些时序路径的约束。Vivado是Xilinx公司推出的FPGA开发工具，在Vivado中，我们可以通过创建SDC文件来指定时序约束，同时，我们也可以通过SDC文件来关闭某些时序路径的约束。正常情况下，这个时序路径需要被约束。在这个SDC文件中，我们首先使用create_clock指令来创建时钟约束，然后使用set_false_path指令来关闭从寄存器REG到OTHER_MODULE_INPUT的时序路径。
Set False Path 方法
Pual_Georg的博客
08-06 3169
set_clock_group -name asyn_clocks -asynchronous -group clk1 -group -clk2（只需要写一句即可）另注：Set False Path的两个时钟需要设置两次，例如CLK1与CLK2，需要设置CKL1 -> CLK2和CLK2 -> CLK1两个方向；1.使用set_false_path：（是需要设定目的端和起始端两个方向）而set_clock_group只需要设置一次；
（01）FPGA时序分析概念
m0_46498597的博客
03-19 1259
（01）FPGA时序分析概念 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）FPGA时序分析概念 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）什么是时序收敛？ 一个好的FPGA设计一定是包含两个层
【 FPGA 】设置伪路径
Reborn Lee
12-18 5739
什么是伪路径？ 伪路径就是存在，但是不起作用的路径，因此没有必要对它进行时序分析。 为什么要排除伪路径？ 这样可以移除无效的时序路径； 跳过路径优化，因此可以节省时间和资源。 设置伪路径需要用到的Tcl命令语法？ 如下图所示，比较常用的参数是-from -through  - to等。 举例说明各参数的含义：       典型伪路径的含义： set_...
静态时序分析—伪路径（set_false_path）
热门推荐
m0_61544122的博客
07-17 2万+
set_false_path应用场景
FPGA时序约束理论之伪路径（7）
qq_40281783的博客
06-19 2369
1. 什么是伪路径？ 伪路径指的是该路径存在，但该路径的电路功能不会发生或者无须时序约束。如果路径上的电路不会发生，那Vivado综合后会自动优化掉，因此我们无需考虑这种情况。 ...
set_false_path
weixin_33973609的博客
10-22 656
What is a false path, How to set a false path using PrimeTime? A false path can be a path logically impossible. Let's take a circuit shown below as an example. As we can see from the di...
（77）Vivado设置伪路径约束
m0_46498597的博客
04-17 889
（77）Vivado设置伪路径约束 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）Vivado设置伪路径约束 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）什么是时序收敛？ 一个好的FPGA设计一定
设置伪路径对fpga布局布线影响
05-02
FPGA布局设计和布线是FPGA设计中非常关键的步骤，其中，伪路径是指没有真正的逻辑路径存在的一些路径。在FPGA的布局布线设计中，伪路径会对设计产生影响。当伪路径存在时，布局布线工具在进行优化和时序分析时会忽略...
（12）Vivado 伪路径举例
m0_46498597的博客
03-21 374
（12）Vivado 伪路径举例 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）Vivado 伪路径举例 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）什么是时序收敛？ 一个好的FPGA设计一定是包
Vivado FPGA 设计优化指南之伪路径约束
ByteKnight的博客
08-06 632
通过使用伪路径约束，可以防止 Vivado 工具链在该路径上浪费过多时间，从而提高设计效率。然而，在复杂的设计中，时序约束的设置可能会变得非常困难，因为需要考虑到各种延迟和时序问题。通过使用伪路径约束，我们可以很容易地避免复杂设计中的一些时序问题，并提高设计效率。最后，我们可以在 Timing Summary 中看到新模块的路径已被标记为伪路径，并且 Vivado 不会对此路径进行任何优化。相关，我们希望 Vivado 在设计中不需要考虑它们之间的时序关系，因此需要设置伪路径约束。但是，由于它不直接与。
FPGA时序约束-设置伪路径和设置异步时钟
kunerexia的博客
03-24 2547
**什么是设置伪路径？**伪路径是指该路径存在，但该路径的电路功能不会发生或者无须时序约束。 创建伪路径的好处：可以减少工具运行优化时间，增强实现结果，避免在不需要进行时序约束的地方花费较多时间。 设置伪路径一般用在：①跨时钟域，②一但上电就被写入数据的寄存器，③异步复位或测试逻辑，④异步双端口RAM。总结：伪路径主要就是用在异步时钟的处理上。 **注意的是：**伪路径的设置是单向的，如果两时钟之间存在相互的数据传输，则需要再反向设置一次伪路径。 举例如何设置伪路径： 在异步时钟的位置右击选择设置伪路径即
set_false_path 说明
weixin_30781433的博客
10-31 1062
Afalsepathcanbeapathlogicallyimpossible.Let'stakeacircuitshownbelowasanexample. Aswecanseefromthediagram,itislogicallyimpossiblefroma1,throughf1andb2,tof2.Ita...
【vivado】时序约束-set_false_path
liuchj的博客
03-18 2702
false path指逻辑上存在，但不需要分析是否满足建立/保持时间的时序路径。使用set_false_path去不对指定路径其进行任何时序约束，进而在时序报告中屏蔽相关错误，但不会停止对其进行延迟计算，因为这条false path上的组合逻辑可能应用于其他的path。这一点区别于set_disable_timing，set_disable_timing完全不对路径做任何时序分析。
多周期路径+伪路径
gemengxia的博客
08-24 2993
1.4 两种时序例外 多周期路径 前面我们讲的是时钟周期约束，默认按照单周期关系来分析数据路径，即数据的发起沿和捕获沿是最邻近的一对时钟沿。如下图所示。 默认情况下，保持时间的检查是以建立时间的检查为前提，即总是在建立时间的前一个时钟周期确定保持时间检查。这个也不难理解，上面的图中，数据在时刻1的边沿被发起，建立时间的检查是在时刻2进行，而保持时间的检查是在时刻1（如果这里不能理解，再回头看看时钟周期约束详细介绍），因此保持时间的检查是在建立时间检查的前一个时钟沿。 但在实际的工程中，晶晨会碰到数据被发起
【FPGA伪路径约束详解】——实现时序优化的必备技能
qq_39605374的博客
08-02 240
伪路径，顾名思义，就是不需要进行时序约束的路径。在FPGA中，时钟信号一般会通过时钟树分配到各个逻辑单元，但是由于时钟分配的限制，有些逻辑单元可能无法接收到正确的时钟信号，这就导致了伪路径的产生。伪路径指的是数据信号在一个电路寄存器到达另一个电路寄存器之间的路径，但是这条路径上的时钟信号却不是直接相连的。总结：在FPGA设计中，伪路径常常会出现，对于这种路径，我们需要通过合理的约束方法来处理，以确保电路的时序正确性。其含义是从一个寄存器到另一个寄存器的路径上，不需要进行setup时序的约束。
（141）DC综合set_false_path设置？
最新发布
m0_46498597的博客
04-09 434
综合就是把行为级的RTL代码在工艺、面积、时序等约束下转换成对应的门级网表。综合是使用软件的方法来设计硬件，然后将门级电路实现与优化的工作留给综合工具的一种设计方法。它是根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案。即实现在满足设计电路的功能、速度及面积等限制条件下，将行为级描述转化为指定的技术库中单元电路的连接。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

耐心的小黑

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值