FPGA面试题/FPGA底层资源

写在前面

1. 接大纲文章：FPGA工程师笔面试-整理背诵版
2. 由前辈们总结出的设计经验以及我面试遇到的问题来看，掌握FPGA架构（底层资源情况）是十分必要的，起码要对Xilinx和Altera其中一家的一款芯片有认识

底层资源查看途径/vivado

1. 准备一个可以综合的工程文件
2. 点击综合， 综合完成后不需要布线
3. 流程区里面点击report utilization(报告资源的使用情况)，走一个流程窗口
   
   选择summary可以看到你所用开发板FPGA里面的资源情况（LUT,FF,DSP,IO数量，当然也可以看自己工程所用资源的情况）,我看到有问dsp有多少片的。。这里IO的个数可用250个（有个小小的疑问，这不是fgg484吗怎么只有250了，下去查一下），我的工程用了18个（物理约束xdc文件里的管脚们）
4. 右上角把default layout换成I/O planning,选择device窗口会出现如下画面(我的板子只有6个时钟域)，放大即可看到各个部分的情况
   
5. 然后跟着佬详细学习底层资源
   FPGA底层资源介绍/李锐博恩
6. 4183来了
   4(6输入LUT）;1(进位链Carry Chain);8(REG);3(MUX)
   

补充内容

1. 如果某个逻辑功能（比方说计数器）是用FPGA的可编程构造实现的，那么这个功能可以被说成“软功能”。相比之下，如果某个功能是直接用芯片实现的，则被说成“硬功能”。（随着这些功能变得越来越大越来越复杂，我们一般称它们为内核）。软内核的优势在于，你可以让它们做你想让它们做的任何事。硬内核的优势是占用较少的硅片面积，具有较高的性能，并且功耗较低
2. 升级版本混合硬内核和软内核可以实现更高的性能和更低的功耗

资料

1. 补充内容的参考/FPGA硬件构成详解
2. 扩展阅读：EDA原理及Verilog HDL实现 何宾
3. FPGA架构/Altera 相量子