vivado编译fifo出错modelsim

最新推荐文章于 2023-04-11 22:07:38 发布
最新推荐文章于 2023-04-11 22:07:38 发布
阅读量1.3k 收藏
点赞数
分类专栏： FPGA-工具篇 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41247463/article/details/123084580
版权

  • 眼瞎没看到能用的。v之前报的错（我编译的veo文件，憨憨）：
    Error: (vlog-13069) …/…/ip/fifo_16deep_64w8w/fifo_16deep_64w8w.veo(57): near “your_instname”: syntax error, unexpected IDENTIFIER.
    Error: …/…/ip/fifo_16deep_64w8w/fifo_16deep_64w8w.veo(57): (vlog-13205) Syntax error found in the scope following ‘fifo_16deep_64w8w’. Is there a missing ‘::’?
    在这里插入图片描述
    就老说标点有问题，反正没得办法

  • 找到。v文件之后报错没得库
    在这里插入图片描述
    解决办法，加一个-L fifo_generator_v13_2_1，俺应该是之前就在modelsim里面编译过，所以可以直接调用

aria啵啵啵
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Modelsim独立仿真Vivado Clocking Wizard IP Core
qq_43416206的博客
03-26 451
在使用Vivado自带的仿真软件仿真的时候，相对于更优秀的仿真工具Modelsim，效率低了很多，为了更高效的开发，我尝试着用Vivado级联Modelsim仿真，但是级联后还是有一些不方便，所以我便直接使用Modelsim独立仿真，但是对于IP Core的话，就需要添加Vivado IP Core的库文件，本人查阅了很多资料，最终实现了使用Modelsim仿真Vivado Clocking Wizard IP Core，软件版本，Vivado 2017.3、Modelsim SE10.4。
【教程4＞第1章＞第2节】Vivado工程移植到Quartus
最新发布
FPGA/MATLAB学习教程/源码/项目合作开发
01-16 948
将Vivado工程移植到Quartus是一个相对复杂的过程，因为这两个软件分别由不同的公司开发，具有不同的设计流程和内部架构。Vivado是Xilinx公司的FPGA设计套件，而Quartus是Intel（前Altera）公司的FPGA设计工具。由于两者的硬件架构、设计元素和工具链存在差异。在移植过程中，需要考虑以下几个方面：硬件架构差异：Xilinx和Intel的FPGA芯片在逻辑单元、布线资源、I/O结构等方面存在差异。因此，在移植时需要重新考虑设计的硬件资源使用情况。
yntax error : missing ';' before 'using' 的解决办法
BOSSMAN'S NOTEBOOK
06-04 4132
本人刚开始编程序时总会搞出那样这样的错误，yntax error : missing ; before using是一个对没有经验者来说是一个很难找出错误根源的错误。解决办法：你肯定在头文件中的某一地方遗漏了分号，是头文件啊，不是当前的文件夹。好好看！
Modelsim中出现Syntax error, unexpected non-printable character错误
CSDN_Yangk的博客
03-21 2561
在编译时出现如图报错，当时大吃一惊，因为这个是模板题，就是代码是答案所给的，我只是运行一下，结果出来了这个结果。 这个问题就在于中英符号的识别，另外很重要的一点就是你的**；后面是不是有空格**。 ...
解决 vivado missing loader argument 问题的办法
qq_41451497的博客
04-11 1989
解决 vivado 启动出现 missing loader argument 的问题
Verilog纠错记录
qq_45835442的博客
05-23 2736
ram Error: (vsim-3033) ipcore_dir/bram.v(122): Instantiation of ‘BLK_MEM_GEN_V7_3’ failed. The design unit was not found. else ** Error: (vlog-13069) D:/00study/net_work/bram_pingpang/try1/bram_ctrl.v(74): near “else”: syntax error, unexpected else. 原 改错后
Modelsim 报错 near “=“: syntax error, unexpected ‘=‘.
m0_60689195的博客
03-30 4234
按照Verilog源程序写法如下： module shift; reg [3:0]start,result; initial; begin; start = 1; result = (start<<2); end endmodule Transcript 命令行中用vlog 指令进行编译， 显示如下错误 参考文章： verilog error:syntax error-Is there a m
Vivado错误，综合失败，且无error信息，可能原因
dalingertong的博客
05-23 5669
Vivado综合失败，且message中无error信息 检查一下log信息，如果log信息里有TclStackFree: incorrect freePtr. Call out of sequence?，可能是因为计算机的名字不能为中文名，改为英文名就好
modelsim 独立仿真vivado fifo IP核
李须弥的博客
02-23 5320
1.前言 vivado内自带仿真器，或者可以通过vivado启动第三方仿真工具，联合仿真。但是很多时候，我们希望脱离vivado，利用modelsim或者vcs等第三方仿真工具，高效地仿真。本文介绍如何利用modelsim独立仿真vivado 的IP核(以一个同步fifo为例) 2.准备工作 vivado的ip核仿真相对于altera的ip核仿真较为复杂。altera只需要在仿真的filelist中，添加altera_mf.v以及altera220_model.v，就可以方便地仿真IP核(但是比较新的
FIFO.zip_FIFO编译
09-14
在Quartus或Xilinx FPGA开发环境中，编译FIFO代码的步骤通常如下： 1. **创建工程**：在Quartus或Xilinx的集成开发环境中（如Vivado）创建一个新的工程，并设置目标设备和时钟频率。 2. **添加源代码**：将`FIFO-1...
【FPGA】ModelSim/QuestaSim仿真vivado DDR3
left_toe的博客
01-22 840
modelsim安装软件版本选择modelsim仿真PLL输出高阻态问题信号波形为X态或高阻态的一般解决办法功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 软件版本选择 vivado与modelsim软件版本之间有对应关系，否则仿
FPGA设计中出现的错误
虚蕴的博客
03-07 6681
Error (10161): Verilog HDL error at work2.v(1): object “B” is not declared. Verify the object name is correct. If the name is correct, declare the object. 原因：数据类型定义错误 或者 赋值类型错误 解决方法： 在always 过程块中被赋值的变...
【FPGA】FPGA错误汇总 ( 不断更新... )
SCOTT 技术博客
09-20 2万+
1. 设计顶层测试文件时报错误！ Started : "Behavioral Check Syntax". Determining files marked for global include in the design... Running vlogcomp... Command Line: vlogcomp -work isim_temp -intstyle ise -prj
FPGA常见错误汇总
热门推荐
endure的博客
04-15 4万+
quartus错误: 1:Error (10170): Verilog HDL syntax error at add_and_counter.v(1) near text “_counter”; expecting “;” 解决方法：要保持工程名和文件名一致。 2.Error (10028): Can’t resolve multiple constant drivers for net “c...
C++中出现 syntax error : missing ';' before 'type'问题原因
songyachao的专栏
08-23 3万+
在纯C中，在一个代码块中变量声明必须在最前面 memset(Ctemp,0,2);//4 int i=0; int j=0; 上方代码就会报错 int i=0; int j=0; memset(Ctemp,0,2);//4 在运行程序时发现了一个问题，用 VC 6.0 编译 C语言是 总是提示一个错误：error C2143: syn
解决python 提示 SyntaxError: Missing parentheses in call to 'print'
Lawrence_121
12-21 1万+
练习python的输出时，发现直接输出变量名会报错，如下： 因为python2.X版本与python3.X版本输出方式不同，python3.X中输入内容时都要带上括号，而在2.X中直接输出就没有问题  转自：https://www.cnblogs.com/chongyou/p/5843309.html...
vivado modelsim编译出错
12-27
根据引用内容，vivado和modelsim的版本需要匹配才能成功编译。如果版本不匹配，就会导致编译失败。你可以尝试使用vivado2018.2和modelsim10.7的组合进行编译，这个组合已经经过测试可以正常工作。另外，你还可以尝试vivado2017.4和modelsim10.6的组合。请确保你使用的vivado和modelsim版本是匹配的，这样可以避免编译出错的问题。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值