SAR ADC系列21：看看版图布局

最新推荐文章于 2024-12-24 12:26:17 发布
最新推荐文章于 2024-12-24 12:26:17 发布
阅读量4.2k 收藏 36
点赞数 4
分类专栏： ADC学习 文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41545745/article/details/130071047
版权
文章详细介绍了SAR(逐次逼近型ADC)的工作原理，包括SAR逻辑、Bootstrap电容、CDAC和比较器等关键组件。版图设计中强调了定制电容和屏蔽技术，以优化性能。文章还讨论了不同架构的功耗，100Msar功耗为1mA，而100Mpipeline可能高达50mA，显示了不同ADC架构间的显著能效差异。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

原理图：

TOP
SAR
Bootstrap
CDAC
分裂式电容获得1/2Vdd
电容参数

比较器
动态Latch比较器
SAR LOGIC
时钟

采数据12个
D触发器

 版图：

版图布局
定制电容

 电容内部被包起来的是上级板，这里还要用其余的金属层，把它上下左右都包起来。

电容屏蔽，包起来

100Msar功耗1mA，1V供电，功耗不高

100Mpipline50mA都不惊讶，可能还是3.3V供电，功耗比sar大100倍都正常

电容DAC版图布局
weixin_43205692的博客
07-08 5708
电容DAC排列方式
(超级详细教程)cadence从原理图到版图layout,DRC、LVS、PEX、RVE后仿真AMS完整流程+SAR ADC项目
热门推荐
wang201938的博客
12-03 5万+
cadence从原理图到版图layout,DRC、LVS、PEX、RVE后仿真AMS完整流程+SAR ADC项目+Bandgap LDO+Buck DCDC
A 10-bit 50MS/s SAR ADC With a Monotonic Capacitor Switching Pro
02-06
台湾成功大学 刘春城 上极板采样 论文
SAR ADC系列8——CDAC电容阵列设计
wang201938的博客
12-24 1451
SAR ADC系列8——CDAC电容阵列设计
10bit SAR ADC 学习笔记——CDAC
u011376987的博客
01-29 9181
SAR ADC（逐次逼近型模数转换器）的工作原理是基于二进制搜索算法和逐次逼近技术来实现的模拟信号到数字信号的转换。SAR ADC的工作原理使其具有高精度、低功耗和可扩展性强的特点。通过逐次逼近技术，SAR ADC可以逐步减小转换误差，提高转换精度。此外，由于其结构简单，SAR ADC的功耗较低，适用于对功耗要求较高的电子设备。同时，SAR ADC的结构易于实现和扩展，可以根据需要增加比特位数以提高转换精度。
逐次逼近寄存器 ADC 的性能驱动单元电容器布局 2015
Srfun的博客
06-28 901
许多开关电容模拟集成电路（例如模数转换器 (ADC) 和采样保持电路）的性能与其精确的电容比直接相关。 通常，电容器失配可能由两种误差来源引起：随机失配和系统失配。 具有共质心结构的并联单元电容（UC）可以减轻随机失配误差。 生成 UC 布局问题的最佳解决方案的复杂性非常高，更不用说同时优化布局和布线问题了。 本文评估了现有工作中生成的 UC 布局的性能，并提出了一种替代 UC 布局，以实现最佳比率失配和更好的 SARADC 设计线性性能。 结果表明，对于 9 位 SAR ADC 设计，建议的 UC 布局实
电容阵列布局
Srfun的博客
06-15 1659
电容阵列 论文整理
PASTEL：电荷再分配 SAR-ADC 中具有广义比率的电容器阵列的寄生匹配驱动布局和布线
Srfun的博客
06-18 734
本文介绍了这种电容器阵列的互补布局和布线算法，目标是在目标 SAR-ADC 架构中实现非线性最小化。 从最先进的静态非线性模型及其随附的放置方法开始，对二进制和非二进制加权电容器比率进行了概括。 考虑到广义非线性模型和电容器布线的复杂性，开发了一种改进的布局方法，增加了由布线长度调整驱动的基于匹配的布线技术。 分析结果将新方法与最先进的方法进行了比较，实现了卓越的分辨率、线性度和面积。...
SAR ADC基本结构
m0_46482248的博客
06-21 756
SAR ADC系列20：ADC结构（2023.8.4版）
qq_41545745的博客
04-10 4330
而pre-amp的增益和输入幅值无关，在有效的带宽内，能够将小信号迅速放大（放大倍数有限，到不了rail-to-rail），然后latch接收到的是放大后的信号，就能大大加快速度，（想想时域响应那张图）。通过M9_CF&CI 引入一个Vos，在这个电路里面，Vos是叠加在Vin上面的，当Vin特别小，Vos超过Vin时，latch会将这个错误的信号PFB-rail-to-rail，尤其是如果Vos和Vin是反相的，很严重。还有就是输入信号线的分布式RC延迟，输入信号到达每个比较器的时间不一样。
《基于SMIC18mmrf工艺的8位40M采样频率异步SAR ADC设计全解：原理、仿真与实现》,全新8位40M采样频率异步SAR ADC设计案例：含核心电路原理图与版图，通过全面验证的仿真文档与详细
03-04
《基于SMIC18mmrf工艺的8位40M采样频率异步SAR ADC设计全解：原理、仿真与实现》,全新8位40M采样频率异步SAR ADC设计案例：含核心电路原理图与版图，通过全面验证的仿真文档与详细设计说明,已经完成的流片项目8bit ...
基于smic40nm工艺SAR ADC设计教程：逐次逼近型，采样时钟异步设计，含冗余电路设计解析及Matlab仿真入门学习方案,基于smic40nm工艺的新手SAR ADC学习套件：详细教程+MATL
03-02
基于smic40nm工艺SAR ADC设计教程：逐次逼近型，采样时钟异步设计，含冗余电路设计解析及Matlab仿真入门学习方案,基于smic40nm工艺的新手SAR ADC学习套件：详细教程+MATLAB仿真代码,基于smic40nm工艺，SAR ADC ，...
SAR ADC PCB布局布线：参考路径
01-19
在设计高性能数据采集系统时，勤奋的工程师仔细选择高精度模数转换器(ADC)以及模拟前端调节电路所需的其他元件。在几个星期的设计工作之后，执行模拟并优化... 　参考路径是ADC布局布线中关键的，这是因为所有转换都
10bit高速SAR ADC电路设计：基于0.18um工艺的高性能模数转换器
最新发布
04-23
内容概要：本文详细介绍了基于0.18μm工艺的10位逐次逼近寄存器（SAR）模数转换器（ADC）的设计与实现。该ADC具有9.6位的有效数字位（ENOB）和63.7 dB的无杂散动态范围（SFDR）。文章涵盖了SAR ADC的工作原理、0.18...
SAR ADC关键技术 —— 采样开关
Azure_Moon的博客
09-22 3984
对于SAR ADC来说，电荷再重分配的SAR ADC因不消耗静态电流，功耗可以非常低，同时可兼顾采样和保持功能，故成为低功耗 SAR ADC中DAC的主要实现形式。这种结构SAR ADC的主要由采样保持电路、CDAC、比较器和 SAR 逻辑这四部分组成。 采样保持电路是 SAR ADC 的第一级，后级的量化均基于保持阶段的电压，其性能限制了整个 ADC 的最高转换精度。
使用多种加权方法在 SAR ADC 中放置二进制加权电容阵列
Srfun的博客
06-16 2388
布局策略在布局过程中考虑了随机失配和四种系统失配（例如一阶工艺梯度、二阶光刻误差、邻近效应、布线复杂性和远距离边缘场效应）。 电容阵列。 这导致电容阵列的更对称和共同质心放置，这从一阶氧化物梯度的降低中可以明显看出。 额外的虚拟单元电容器放置在电容阵列附近，以减少二阶光刻误差和邻近效应。 电容阵列类似于星形布局，因此与现有作品相比，它简化了布线方案并最大限度地减少了不对称布线的数量。 提出了一种均匀化算法来均衡电容阵列之间的边缘失配.....................
SAR ADC （3）——基于电容阵列的DAC转换
crystal_mary的博客
04-27 4217
基于电容阵列的DAC转换最简单的数模转换方式新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 最简单的数模转换方式 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器
SAR ADC系列27：实践讲解1
qq_41545745的博客
04-14 4589
111
SAR ADC工作原理
zxh_linux_note的博客
06-01 1万+
SAR ADC有着电路结构简单的优势，其中的模拟模块只有采样开关和比较器，其余均为数字模块。这不仅使设计变得简单，更是与数字CMOS工艺有着非常好的兼容性。其工作原理也是十分简单，即采用二进制搜索算法对输入信号进行转换。​
cadence版图资料
03-18
<think>嗯，用户想要查找关于Cadence版图设计的资料或教程下载。首先，我需要回顾一下系统级指令，确保回答符合格式要求。用户特别提到需要中文回答，生成相关问题，并在引用处添加标识。然后，我需要检查提供的引用内容，看看有哪些资源可以推荐。 首先，引用[1]提到的是Cadence Virtuoso版图教程，适合初学者，项目地址也给出了，这个应该作为主要推荐。然后引用[2]是一个详细的流程教程，包括从原理图到版图设计的完整流程，还有SAR ADC项目，这对进阶学习可能有帮助。引用[3]是关于版图设计步骤，特别是DRC和LVS的具体操作，这对实践步骤的指导很有用。 接下来，用户可能需要的不仅仅是下载链接，还可能希望了解这些教程的内容结构，比如是否包含实例项目、操作步骤或者后仿真流程。需要分点说明每个资源的特点，帮助用户选择适合自己水平的资料。同时，要确保回答结构清晰，使用列表和代码块（如果有的话）来组织信息，但根据用户的问题，可能代码块不适用，但需要保持LaTeX格式的正确使用，不过这里可能不需要数学表达式。 用户可能没有明确说明自己的水平，所以需要覆盖从入门到进阶的资源。同时，生成的相关问题需要围绕Cadence版图设计的学习路径、常见问题、实战项目等，比如如何安装软件、解决DRC错误、推荐书籍等。此外，要注意引用标识的正确放置，比如在每项推荐的末尾加上对应的引用标记。 另外，需要确认提供的下载地址是否有效，但根据引用内容，地址已经给出，可能需要提醒用户访问时注意网络安全。同时，是否还有其他资源可以补充？比如官方文档或社区论坛，但根据现有引用，可能只需要围绕给出的三个引用展开。 最后，确保回答没有使用任何Markdown格式，严格按照用户的要求，使用中文，结构清晰，分点回答，并在最后生成相关问题。检查是否有遗漏的引用或格式错误，确保每个引用标识对应正确的内容。</think>根据您的需求，我整理了以下Cadence版图设计学习资源与获取方式： 1. **Cadence Virtuoso版图教程（入门版）** - 包含版图设计基础操作、图层属性设置及DRC/LVS验证流程 - 提供Linux环境下Cadence启动方法及设计库创建步骤 - 下载地址：https://gitcode.com/Open-source-documentation-tutorial/18326 [^1] 2. **SAR ADC全流程教程（进阶版）** - 覆盖原理图设计→版图布局→物理验证→后仿真全流程 - 包含AMS混合信号仿真和RVE结果分析案例 ```tcl # 示例DRC验证命令 drc style drc(full) drc check ``` - 详细演示LVS网表对比与PEX参数提取技巧[^2] 3. **版图验证实战指南** - 分步图解DRC错误定位与修正方法 - LVS验证文件夹操作规范及报告解读 - 包含常见版图间距/宽度/连接性错误的解决方案[^3]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小生就看看

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值