HyperLynx（三十二）高速串行总线仿真（四）

已于 2023-03-24 12:01:52 修改
阅读量2.6k 收藏 6
点赞数
CC 4.0 BY-SA版权
分类专栏： Hyperlynx学习笔记及案例实操 文章标签： 硬件工程 嵌入式硬件 算法 单片机 人工智能
于 2022-11-26 17:13:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41600018/article/details/128052887
本文介绍了使用HyperLynx进行高速串行总线仿真的方法，包括通过导出到LineSim验证串行通道、快速眼图仿真以及设计注意事项。在LineSim中，详细阐述了添加封装、电容模型和调整终端电阻以优化眼图的过程，同时展示了快速眼图仿真在多板工程中的应用，以评估信号质量和采样位置的BER。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

高速串行总线仿真（四）

在上节的基础上

1.通过导出到LineSim验证一个串行通道
2.快速眼图仿真
3.高速串行总线设计注意事项

1.通过导出到LineSim验证一个串行通道

接下来，将导出网络到LineSim，并为电容分配SPICE模型。然后，将添加封装和串行电容模型，进一步对不同的终端方案进行假设分析。

(1)选择“Export” →“Net To”→“Free Form Schematic”，打开如图所示对话框。

在这里插入图片描述

(2)使能“Expont coupled segments”选项，如图所示，单击“Export”按钮。
在这里插入图片描述

注意到，驱动引脚没有导出为差分缓冲器，但接收端引脚是差分缓冲器。这是由于SPICE模型被分配到了驱动端，而以[diff pin]为关键词的IBIS模型分配到了接收端。因此知道接收端是一个差分接收器。同时也注意到S参数连接器模型也被导出为一个封装/连接器符号。

(3)删除C3_B00和C4_

了解本专栏 订阅专栏 解锁全文
HyperLynx（二十三）DDR（六）DDRx总线批量仿真
小幽余生不加糖
10-05 2661
DDRx批处理仿真器，不仅能仿真信号质量，还能仿真信号的时序，仿真完成后，软件自动生成仿真报告，从报告中能一目了然地看出结果是否满足设计要求，或者存在哪些需要改善的信号网络。在本练习中，不包含串扰。控制器和DRAM 分配完模型后，还需要对相应的的分立元器件赋值，可以使用相同的方法，但在赋值时，直接赋给相应的参数值，以电阻方为例，如上图所示为对电阻器件赋值，本例中，控制信号、命令信号、地址信号和时钟信号的端接电阻都为22Ω。仿真模型可以在开始仿真之前设置，也可以在仿真向导中设置，但建议工程师在仿真之前设置。
HyperLynx（二十九）高速串行总线仿真（一）
小幽余生不加糖
11-12 3141
简单点讲，就是信号从芯片发出时，要先经过算法的优化处理，如放大等（如果TX端有优化时），再经过通道，然后到达RX端，在RX端又经过算法的优化处理，如CTLE等（如果RX端有优化措施时），最后才送到真正的末端。如何降低误码率(BER)?对于 PCB 板级的仿真而言，主要针对发送端和接收端加重和均衡的选择、PCB材料的分析和选择、PCB互连通道的仿真和优化、过孔的仿真优化和设计、连接器与线缆的选择和互连优化以及其他无源器件的互连优化。高速串行信号的仿真与其他并行信号的仿真类似，分为前仿真和后仿真;
HyperLynx线路S参数仿真模型建立
jony的博客
09-13 7843
在对线路进行分析的过程中，需要对PCB上的线路进行仿真，本教程讲解了如何对PCB文件的特定网络进行S参数仿真       1.打开HyperLynx软件，选择SI仿真 2.打开工程PCB，并进行转换，转换后的 .hyp 文件生成在同目录中。   3.在界面中的打开版选项中打开刚才生成的 .hyp 文件 该过程中可能会出现对话框，表示网络存在问题，可以忽略，直接选“是...
华为Hyperlynx仿真教程培训.pdf
08-29
华为Hyperlynx仿真教程培训概述随着IC芯片时钟信号频率的增加、信号边沿的减小，由此带来的信号完整性问题已经越来越凸显。
HyperLynx SI信号完整性仿真分析技术
weixin_34233618的博客
11-24 1595
通过HyperLynx SI仿真工具，工程师就可以在整个设计过程中分析和验证高速信号问题——从早期的系统设计一直到PCB设计完成后的验证，整个过程和在实验室使用示波器和频谱仪一样简单，而且更加经济。       电子产品中的信号变化速率越来越快，导致了一些有害的高速效应，即使在信号频率并不高的PCB上也会出现这样的问题。随着驱动芯片信号切换速率的加快，信号失真问题也越来越严重，这包括：过冲/欠冲...
HyperLynx（三十）高速串行总线仿真（二）
小幽余生不加糖
11-15 1682
②在出现的对话框中，选择“Positive pin”为“J1.Port3(at pin)”, “Negative pin” 为“J1. Pot4(at pin)”。② 在弹出的对话框中，选择“Positive pin”为“J4. Port3(at pin)”，“Negative pin”为“J4. Port4(at pin)”，如图所示。(17)在“Configure Eye Diagram”对话框的“Eye Mask”选项卡中，选择“PCIE_TX_de -emphasis”眼罩，如图所示。
HyperLynx（三十一）高速串行总线仿真（三）
小幽余生不加糖
11-26 2949
(5)选择 “File”→ “Open Touchstone”，打开路径 C:\Adv_HL_Tmg\SERDES_Interface\models，选中connector.s4p，单击打开，如图所示。接下来，找出将要分配模型的S参数连接。(12)单击“Assign”按钮，选择模型类型为“Touchstone models”，在库中选择“connector.s4p”，如图所示。(14)单击“OK”按钮，选中“connector.s4p”这一行，单击“Connection Editor”按钮，如图所示。
基 于HyperLynx 9·0的信号 与 电源完整性 仿真分析 光盘文件.zip
05-08
6. USB：通用串行总线的仿真，评估USB接口的信号完整性，保证数据传输的速率和可靠性。 7. 串行通道实例：通过这些实例，学习如何分析和优化各种串行通道的信号完整性。 四、HyperLynx 9.0的新特性 HyperLynx 9.0...
hyperlynx
weixin_34260991的博客
06-09 255
1. 眼图无法点击 　Setup > Option > License Checkout and Checkin 在bundles里 点击[HL SI/PI]即可 转载于:https://www.cnblogs.com/firstguo/p/3778535.html
Hyperlynx信号完整性仿真教程
10-28
很详细的Hyperlynx信号完整性仿真教程适合初学者学习，Hyperlynx简单易学很适合新手！
Hyperlynx DDR SI 仿真分析技术 | IBIS 模型适配
Codings的专栏
10-26 1954
Hyperlynx DDR SI 仿真分析技术 | IBIS 模型适配 1. 技术简介   随着电子技术水平不断提高，元器件运行速度不断上升，设计复杂程度越来越高，PCB的高速效应成为普遍现象，信号失真问题也越来越严重，这包括：过冲/欠冲、振铃、毛刺、串扰和时序问题。当失真问题严重到一定程度的时候，系统中的逻辑就会出现误判。而且，当今的 PCB 设计通常面对的是一个非常复杂的数模混合电路工程。因此，当今电子电路的设计，通常会面对来自信号完整性、电源完整性、热、电磁兼容等问题的挑战。基于产品可靠性要求的考虑，
HyperLynx（九）HDMI仿真实例
小幽余生不加糖
08-21 6205
第1个光标放置在上拉电阻 R1的波形上，相交点的横坐标为912.7ps，第2个光标放在上拉电阻R3的波形上，相交点的横坐标为1072.5ps，两个光标的横坐标相减为146.6ps，这是两对传输线相差1inch时的结果，如图所示。在设计PCB之前，工程师需要制定HDMI的布线规则，对于这类的高速总线，传输线的长度通常对总线的信号完整性起着关键的作用， 所以一般都会在设计前设定一个最长的值，通过多组长度数据的仿真得到使眼图最差的长度。眼图的特性是累加了一连串的脉冲波形，所以眼图可以测量信号的重复性。
ANSYS仿真DDR4的眼图
吉孟雷的博客
07-30 2712
选择result → creat Eye Diagram Report → Rectangular Plot , 出现下图的配置，这里重点是Unit Interval的设置，我这里设置我速率1866M对应的周期535.9ps。在时域中，根据某个参考点对足够多的序列进行对齐，然后将波形叠加形成眼图，如下图所示。1>这步可以导入PCB后做，选STYLE下的option，把待测DDR，主控芯片的IBIS模型放大2中的目录下面。2>选择DDR的类型、速率等，我们这里是DDR4，1866Mbps。
CST仿真实例：眼图工具Eye Diagram Tools（上）
最新发布
a18665053298的博客
12-04 1112
然后在左下角的Task Parameter List(Spara1)表格里选择，Termination，可以改动端口阻抗（Renormalize）,例如把两个端口都改成100欧姆，如下图所示。为了达到能快速演示功能的目的，第一集我们用一个简单的微带线走线作为通道仿真的模型。
眼图学习--眼图分析学习I
weixin_67400730的博客
05-08 1038
引用一句考研人常说的话，“我不得不考虑，这会不会是我此生最后的机会”聊以自勉关于眼图分析的学习这里不打保票一定能看完就自己一定会，因为可能有一些我当作前提的知识储备（并且在下文中未提及）对读者来说是未知的，但是，看完以后，大概率可以掌握一些操作的（坚决和水文划清界限，每次看到水文都觉得这不是欺负老实人吗-_-）
USB3.0/3.1信号完整性分析仿真
热门推荐
小猪配齐电子设计
09-08 1万+
• 1.了解USB3.0通路的互连关系，解读原理图接口电路和PCB的互连电路。对USB布线的通路及阻抗进行检查和分析。 • 2.使用USB3.0实例文件提取互连线的S参数，选择SSRX+,SSRX-,SSTX+,SSTX-,D+,D-组的互连线，使用PowerSI,Clarity,3DFEM等工具提起关键网络的S参数。提取S参数以后需要分析S参数的互连特征，对S参数的结果开展评价。 • 3.使用SYSTEM SI USB3 Compliance工程向导模型，建立USB仿真实例框架，在框架BOLCK中带入S参
【经验&技巧】IBIS AMI模型眼图仿真问题探讨
一只豌豆象的博客
09-21 1122
在ADS的仿真环境中，不论发送和接收的AMI模型是否为true或者false，都可以将通道仿真设置为统计模式，但是，如果有一方的Init函数为false，在统计模式下，处于false状态的模型将不能执行其自带的后处理功能，如下图所示，左边的统计模式和右边的逐比特模式眼图存在明显的差异，原因在于，接收端的init函数为false导致在统计模式中不能对眼图进行DFE处理，换言之，此时统计模式下的眼图就是未经任何处理的“生图”。
ADS——HDMI retimer仿真（AIM仿真实例）
dinsh3100的专栏
04-17 5261
ADS——HDMI retimer仿真（AIM仿真实例）
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小幽余生不加糖

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值