Xilinx XAPP585、XAPP1315相关

XAPP585中相关的状态机

第一个状态机：这里主要是在对时钟线延迟的基础上，通过BITSLIP操作，做时钟的对齐；
第二个状态机：这里对c_delay_in所做的操作，主要是对时钟线的延迟进行控制；

delay_controller_wrap主要做了以下事情:

1、通过输入的延迟参数计算出，Data BUS上IDELAY模块所需要的延迟值；
2、通过将经IDELYA的数据输入到iSerdes进行解串后的数据，进行相应的延迟操作，进而得到延迟后的数据；
3、得到的延迟数据，将在后续经过gearbox_4_to_7进行4bit到7bit的转换操作；
注：单个 delay_controller_wrap 对一个line（解串后的4bit）进行延迟操作；

gearbox_4_to_7 模块的逻辑

XAPP1315中的 rx_clkgen_1to7.v

鉴相逻辑：

xapp1315工程中rx_clkgen_1to7.v模块的时钟相位检测逻辑主要目的是将clkin_p/n通过MMCM或PLL生成的采样时钟rx_clkdiv2的边缘与LVDS总线上datainp/n的位数据对齐；

这种逻辑本质上是通过同时对c