vivado编译出现的问题

最新推荐文章于 2024-08-05 23:36:06 发布
最新推荐文章于 2024-08-05 23:36:06 发布
阅读量6.9k 收藏 18
点赞数 1
分类专栏： vivado使用 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43194992/article/details/120655486
版权

1.出现opt_design、power opt错误或者place_design报错，在进行RUN implementation的时候

出现功耗错误

解决办法：1.在implementation中，选择setting，修改opt_design、power opt design 以及后面所有的 is_enabled. 2. 不使用gui上的编译图标，采用TCL脚本语言进行编译布局布线。编译脚本如下

#编译综合
launch_runs synth_1
opt_design   
#优化，后面可以加 -sweep,去删除未连接的实例
phys_opt_design
place_design
route_design
launch_runs impl_1 -to_step write_bitstream
人胖如橘
关注
专栏目录
常见问题_vivado常见问题_
10-03
vivado使用过程中常见问题总结，NFS挂载问题，SDK裸机编程常见问题，sdk能不能设置保存不自动编译。。。
Vivado Implementation - ERROR: [Chipscope 16-119] Implementing debug core dbg_hub failed
太阳岭，仙姑洞，雷公坡，狐狸湾
06-16 1万+
Description "opt_design" can fail with error messages similar to the following: opt_design failed ERROR: [Chipscope 16-119] Implementing debug core dbg_hub failed. ERROR: An unknown error has occu
vivado OPT_MODIFIED
cckkppll的博客
08-05 318
vivado OPT_MODIFIED
vivado 错误提示[DRC REQP-21] 以及 vivado design initialization error
windysky0v0的博客
01-10 1702
[DRC REQP-21]
驯顺多重驱动
weixin_45825101的博客
07-17 988
注：本文转自赛灵思中文社区论坛，源文链接在此。本文原作者为XILINX工程师 以下为个人译文，仅供参考，如有疏漏之处，还请不吝赐教。 本文重点聚焦：涉及多重驱动的场景、Vivado 综合工具如何处理此类场景以及如何报告此类场景。 多重驱动定义： 具有两个或更多个源的信号线 (net) 或信号 (signal) 称为多重驱动场景。 为何需要解决多重驱动场景？ 多重驱动的存在属于设计错误，可能导致最终值难以确定。 因此针对具有多重驱动的信号线或信号，综合工具会发出错误或警告。在 Vivado 综合
一些学习笔记
Abstruseliu的博客
07-19 272
一些学习笔记
Vivado使用误区与进阶
08-01
Vivado使用误区与进阶
Vivado跑implementation过程中卡死在opt_design
qq_46284844的博客
02-17 5600
Vivado进行implementation过程中卡死在opt_design
Win10下Vivado生成比特流时opt_design跑了很久的解决方法
热门推荐
我的博客
04-16 1万+
如果电脑用的是Intel第6代及之后版本的处理器，跑Win7的时候，软件经常会未响应（与处理器性能不够导致卡顿不同），所以很多读者可能选择装Win10。在Win10下跑Vivado生成比特流的时候可能会出现一种情况：跑到opt_design这一步的时候跑了几个小时甚至半天都没跑完，打开任务管理器发现Vivado进程的CPU占用率却只有几个百分点。笔者发现了一种方法似乎可行：菜单Flow -> Im
【VIVADO错误集锦】[Opt 31-430] Found a FDCE that its data pin is undriven.
weixin_47113615的博客
01-19 2244
[Opt 31-430] Found a FDCE that its data pin is undriven.错误排查过程
基于Vivado编译环境实现人体反应测试仪
07-06
本项目是复旦大学课程设计，旨在基于Vivado编译环境实现人体反应测试仪，功能分为状态机转换模块、随机时间生成模块、反应时间计时器模块（ms级）和八段数码管显示模块，压缩包内含word/pdf版实验报告、verilog源...
S02_CH05_UBOOT.rar_sdio fpga_vivado_vivado 编译uboot
07-14
利于ｖｉｖａｄｏ的ｓｄｋ环境实现ｕｂｏｏｔ的编译
vivado编译设置多线程
spartan6的博客
11-27 1487
用到的Tcl命令：查看当前编译线程：get_param general.maxThreads修改当前编译线程为8：set_param general.maxThreads 8
基于Windows下的Vivado编译Powerlink（命令行版）
waibili的博客
06-19 226
基于Windows下的Vivado编译Powerlink（命令行版）
（237）Vivado工程编译时间过长原因总结
m0_46498597的博客
04-17 2111
（14）DDR工作效率？ 第一，DDR读写效率分析 Xilinx MIG IP 核对DDR3芯片进行按地址连续存储，效率较高。但Xilinx MIG IP 核对DDR3的随机地址存取效率比较低。使读写效率降低的主要原因有：同Bank行切换、读写切换、IP核Bank管理方式。 第二，DDR读写效率提高； 故可采取以下方式提高DDR3带宽利用率： 1）降低读写切换的频率； 2）采用连续地址存取的方式，减少Bank和行的切换； 3）在对MIG IP 核进行配置时，用户接口地址映射方式采用“ROW_B
Vivado 常见报错
weixin_30549657的博客
09-28 4123
1、[Synth 8-2543] port connections cannot be mixed ordered and named 说明例化时最后一个信号添加了一个逗号。 2、 原因：报告说明有一个管脚没有进行分配。 3、 从文件列表中发现 ...
vivado出现编译失败以及长时间route不结束问题解决
timewh的专栏
04-25 1万+
vivado有时工程用着用着出现莫名的长时route不停止也不报错问题，本来最多需要一个小时的工程数个小时也没有结果，这个时候可以尝试新建一个工程把原设计（.bd/.v）文件（说明）、约束文件（.xdc）拷贝过来重新编译即可。这个问题我在vivado2018.3版本遇到多次，通过新建工程的方法可以完成bit生成说明工程本身并没有问题，而是软件自身存在bug。 这个方法同样可以用来解决一些...
Error(s) found during DRC. Bitgen not run
qq921965140的专栏
11-09 5133
初学FPGA时遇到这个问题，排除IO约束不完整的问题后发现，原来我在约束语句的同一行加了注释，注意一定不要在约束语句后面紧接注释，一定要另起一行，就是这个小问题哈哈。 ...
中国矿业大学(北京)在江西2020-2024各专业最低录取分数及位次表.pdf
最新发布
10-02
那些年，与你同分同位次的同学都去了哪里？全国各大学在江西2020-2024年各专业最低录取分数及录取位次数据，高考志愿必备参考数据
vivado抱错phys_opt_design error该如何解决
06-09
phys_opt_design error 是 Vivado 在综合和实现过程中发现的物理优化错误。这个错误通常是由于设计中的一些问题所导致的，例如设计约束不正确或设计本身存在一些问题。 要解决这个问题，可以尝试以下几个步骤： 1. 检查设计约束是否正确设置。确保时钟约束、时序约束、I/O 约束等都正确设置，以便 Vivado 能够正确执行物理优化。 2. 检查设计本身是否存在问题。如果设计存在问题，如逻辑冲突或布局约束不当等，也可能导致物理优化错误。 3. 尝试重新运行综合和实现过程。有时候，重新运行综合和实现过程可以解决物理优化错误。 4. 如果以上方法都无法解决问题，可以尝试使用 Vivado 提供的调试工具来进一步分析问题。例如，可以使用 Timing Analyzer 工具来分析时序约束是否正确设置，或使用 Floorplan 工具来检查布局约束是否合理。 希望这些方法能够帮助你解决 phys_opt_design error 错误。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值