3.3 Xilinx FPGA应用进阶通用IP核详解和设计开发-ROM核生成实例详解

3.3.1 ROM核生成演示

        ROM核生成演示实验在ISE 14.3开发工具中完成，仿真时序采用Modelsim SE 10.1a。ROM核的生成演示以简单单端口ROM为例，并使用coe文件初始化ROM核内数据（coe文件的详细使用方法参见3.3.2节），coe文件中存储的数据为正弦信号，一个正弦周期包括1024次均匀采样点数据。

        在ISE 14.3开发工具建立Chapter3_3的工程文件，在资源管理窗口区域选中工程文件核，并单击鼠标右键，在弹出的快捷菜单中选择“New Source…”命令，如图3-12所示，下一步出现如图3-13所示的“Select Source Type”新建ROM IP核窗口。