3.4.5 数字频率器模块
在通信系统中,经常需要产生各种频率的正弦信号,且要求频率可控。最典型的应用就是用于数字接收机的本地载波产生器。直接频率合成器(DirectDigitalSynthesizer,DDS)用于产生相互正交的正、余弦信号。
ISE11.3 提供了十分易于使用的 DDS核--DDS Compiler v4.0,可适用于 XILINX公司的Vertex-6、Vertex-5、Virtex-4、Spartan-6、Spartan-3/XA、Spartan-3E/XA、Spartan-3A/AN/3A DSP/XA系列器件。在IP核生成界面中依次单击“ViewbyFunction→Digital SignalPorcessing→Modulation→DDS Complier 4.0”即可进入 DDS 核设置界面,如图 3-19 所示。
DDS其实是由存储器组成的,即将正弦的信号波形存储在寄存器中,根据输入的频率相位字,以及时钟频率输出相应的信号波形。DDS的接口控制信号比较简单,如下所述。
CLK:模块的系统时钟输入信号。
CE:模块时钟使能输入信号,为可选资源。
SCLR:同步复位输入信号,高电平有效。
WE:写频率/相位字允