数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.5】

3.4.5 数字频率器模块

        在通信系统中,经常需要产生各种频率的正弦信号,且要求频率可控。最典型的应用就是用于数字接收机的本地载波产生器。直接频率合成器(DirectDigitalSynthesizer,DDS)用于产生相互正交的正、余弦信号。
        ISE11.3 提供了十分易于使用的 DDS核--DDS Compiler v4.0,可适用于 XILINX公司的Vertex-6、Vertex-5、Virtex-4、Spartan-6、Spartan-3/XA、Spartan-3E/XA、Spartan-3A/AN/3A DSP/XA系列器件。在IP核生成界面中依次单击“ViewbyFunction→Digital SignalPorcessing→Modulation→DDS Complier 4.0”即可进入 DDS 核设置界面,如图 3-19 所示。

        DDS其实是由存储器组成的,即将正弦的信号波形存储在寄存器中,根据输入的频率相位字,以及时钟频率输出相应的信号波形。DDS的接口控制信号比较简单,如下所述。
CLK:模块的系统时钟输入信号。
CE:模块时钟使能输入信号,为可选资源。
SCLR:同步复位输入信号,高电平有效。
WE:写频率/相位字允

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

BinaryStarXin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值