可综合语句和不可综合语句

最新推荐文章于 2024-07-24 12:40:58 发布
最新推荐文章于 2024-07-24 12:40:58 发布
阅读量64 收藏
点赞数
文章标签： 数字IC fpga开发
原文链接：https://blog.csdn.net/wordwarwordwar/article/details/53717077?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522171568639016800184192872%2522%252C%2522scm%2522%253A%252220140713.130102334..%2522%257D&request_id=171568639016800184192872&biz_id=0&utm_
版权

一、可综合语句

always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，negedge，posedge，operators，output，parameter。

二、不可综合语句

time，defparam，$finish，fork，join，initial，delays，UDP，wait

三、部分工具可综合

casex，casez，wand，triand，wor，trior，real，disable，forever，arrays，memories，repeat，task，while

详细可参考下面的文章：

Verilog中可综合与不可综合的语句_verilog break可综合吗-CSDN博客

呜呼啦呼_l
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
15.verilog可综合语句设计综述
FPGA/MATLAB学习教程/源码/项目合作开发
03-19 1171
FPGA教程目录 MATLAB教程目录 --------------------------------------------------------------------------------------- Verilog HDL主要用于数字电路设计的描述，因此缩写的程序需要是可综合的语句。而Verilog HDL语法中有大量的仿真验证语句，这些都属于仿真测试时使用，不能被综合成电路。所以在实际设计电路系统时，需要注意区分可综合语句与testbench的区别。 ...
Verilog可综合与不可综合语句汇总
04-17
Verilog可综合与不可综合语句汇总,讲得挺透彻的，值得一看
verilog 可综合语句总结
08-15
要保证Verilog HDL赋值语句的可综合性，在建模时应注意以下要点：（1）不使用initial （2）不使用#10（3）不使用循环次数不确定的循环语句，如forever、while等 （4）不使用用户自定义原语（UDP元件）...等等。
可综合语句与不可综合语句
撼树蜉蝣自觉狂，书生技痒爱论量。
10-15 1425
\qquad我们知道Verilog HDL具有很强的电路描述和建模能力，能从多个层次对数字系统进行描述和建模，因此它是建立在硬件电路的基础上的。所以可综合就是指可以通过综合工具映射为实际的电路。 \qquad我个人主要使用Altera/Intel平台的FPGA，下面主要讲下Quartus工具支持的可综合语句： \qquad以Verilog 2001为例: 1.Data Types 数据类型 支持除real和realtime 以外的网和变量，可支持以下语句数据类型： reg integer time vect
Verilog学习-可综合语句
m0_67983902的博客
03-11 2225
Verilog的语句是分为可综合与不可综合两类的，可综合语句就是能够生成相对于电路的语句，不可综合语句是主要是用于测试仿真的。 基础知识-语言要素 空白符 注释符 标识符和转义标识符 关键字 基础知识-数值 整数及其表示 实数及其表示 字符串及其表示 基础知识-数据类型 物理数据类型：连线型（wire、tri）（wor、trior）（wand、triand）（tri0、tri1）（supply0、supply1）（trireg线网）、寄存器型（reg）、存储器型（menory） 抽象数据类型：整
verilog 不可综合语句
08-04
7. fork 和 join 语句不可综合，可以使用非块语句达到同样的效果。 8. primitives 语句支持门级原语的综合，不支持非门级原语的综合。 9. table 语句不支持 UDP 和 table 的综合。 10. 同一个 reg 变量被多个 always...
FPGA中不可综合语句汇总1
08-04
以下是一些关于FPGA中不可综合语句的关键知识点： 1. **不可综合的语句**： - `initial`：通常用于测试平台，无法在综合工具中转换为硬件逻辑。 - `event`：与事件相关的操作在综合时无法处理。 - `real`数据...
verilog 不可综合语句 总结 汇总（转）
03-06
verilog 不可综合语句 总结 包括了可综合和不可综合的结构
verilog可综合语句和不可综合语句总结
weixin_41155462的博客
06-18 2268
Verilog硬件描述语言有很完整的语法结构和系统，类似高级语言，这些语法结构的应用给我们的设计描述带来很多方便。但是，我们知道，Verilog是描述硬件电路的，它是建立在硬件电路的基础上的。有些语法结构是不能与实际硬件电路对应起来的，也就是说我们在把一个语言描述的程序映射成实际硬件电路中的结构时是不能实现的。下面总结出来的大部分综合工具支持或不支持的verilog语法结构。 一．用verilog建立可综合模型的原则 要保证Verilog HDL赋值语句的可综合性，在建模时应注意以下要点： ..
Verilog HDL 可综合语句和不可综合语句汇总
weixin_51782682的博客
06-15 923
Verilog可综合与不可综合语句
verilog 可综合语句与不可综合语句
xie2012302700054的博客
09-05 5481
可综合verilog语句 （1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instan...
可综合&不可综合
shengzhuzhu的专栏
06-09 9771
Verilog HDL和VHDL相比有很多优点，有C语言基础的话很容易上手。搜集了一些网上大神的经验总结和书上的例子，所以对于和我一样的初学者，这篇博客应该还是很有提高作用的，至于具体语法，任何一本书都讲的很详细。 0. HDL历史 HDL 是 Hardware Description Language 的缩写，中文名“硬件描述语言”，并不是“硬件设计语言（Hardwa
verilog 不可综合语句 总结 汇总(Z)
gioc的专栏
11-16 2693
总结的不错，原文作者虽是新手但很细致，http://hi.baidu.com/publiclass/blog/item/f9bf6f64bd1003f8f73654de.html（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand...
Verilog可综合语句之task 与 function
热门推荐
CrazyUncle的博客
01-09 1万+
Verilog可综合语句之task 与 function function 定义 (1)函数通过关键词function 和 endfunction 定义 (2)不允许输出端口声明（包括输出和双向端口） ，但可以有多个输入端口 (3)[range]参数指定函数返回值的类型或位宽，是一个可选项，若没有指定，默认缺省值为宽度 1 bit的寄存器数据 (4)function_name为所定义函数的名称，...
Verilog中可综合与不可综合的语句
OpenFPGA的博客
08-15 6059
*（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module
47.简易电压表的设计与验证（2）
最新发布
2301_80417284的博客
07-24 393
简易电压表的设计与验证（2） 仿真、验证、上板验证
锁相环 vivado FPGA
bwhaxx的博客
07-21 355
原理 同步状态/跟踪状态：相位差在2kπ附近，频率差为0 到达上述状态的过程称为捕获过程 锁相环的捕获带：delta w的最大值，大于这个值的话就不能捕获 鉴相器（PD-phase discriminator）：相乘加LPF，相差提取到电压函数sin的相位中 LP:对PD产生的电压函数进行变换 VCO：将电压信息转移到瞬时频率上，与电压是一次函数关系（但是输入电压范围有限，才保持线性） VCO反馈给PD：PD要的是相位，也就是瞬时频率的积分。最终VCO反馈的是LP输出电压的积分，也就是输入相差的积分。（P
【医学影像】X86+FPGA:支持AI医学影像设备应用的工控主板，赋能CT、MRI、X线、超声等医学影像设备
YEYUANGEN的专栏
07-19 624
AI医学影像是“医疗+AI”发展最为成熟的技术领域之一，计算机辅助诊断、AI辅助治疗技术、AI定量分析技术等技术加持，可以赋予CT、MRI、X线、超声等医学影像设备实现多功能化、更精准化、更高效率、远程化和诊疗一体化发展，协助医生进行更高效率、更及时、更精确的疾病监测及诊断，临床应用广泛。支持2*自适应千兆RJ45网口，支持1*M.2 B Key 3042/3052接口接入4G/5G模块，1*M.2 E Key 2230,接口接入Wifi/蓝牙，以及1*SIM实现有线/无线网络通讯；
system Verilog中，function语句不可被综合
05-15
在SystemVerilog中，function语句是一种用于在模块内部或者任务中定义函数的语句。与task语句不同，function语句可以返回一个值，而且可以被其他表达式调用。但是，function语句并不是一种可综合的语句。也就是说，function语句只能用于模拟仿真，不能被综合器所综合。如果需要在硬件中实现一个函数，可以使用Verilog的task语句或者Verilog的always语句。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值