HDLbits--Exams/ece241 2014 q5a

 此题的关键是画出状态转移图

题目所要求二位补码 就是原码取反再加1

从低位开始 ，首先第一个低位需要取反加1，首先进入状态A--取反加1(z=0，进位)；如果输入是0，下个状态仍然是A，如果输入是1，z=1没有进位（下个状态就是直接取反），状态到B--取反（z=1）；

状态为B时，如果输入为0，仍为B；输入为1，转到状态C--取反（z=0）；

状态C，如果输入为1，仍为C；输入为0，转到状态B--取反（z=1）；

反思：根据非阻塞赋值 上一个状态的输出与转变到下一个状态应该是同时发生的。

module top_module (
    input clk,
    input areset,
    input x,
    output z
); 
    
    parameter A=2'b00,B=2'b01,C=2'b10;
    
    reg [1:0] state,next_state;
    
    always @(*) begin
        case(state)
            A: next_state = x? B:A;
            B: next_state = x? C:B;
            C: next_state = x? C:B;
            default: next_state = A;
        endcase
    end

    always @(posedge clk or posedge areset) begin
        if(areset) begin
            state <= A;
        end
        else begin
            state <= next_state;
        end  
    end
    
    assign z = (state==B)? 1'b1:1'b0;
    
endmodule