VIVADO 官方AXI DMA模块 SG 模式

最新推荐文章于 2025-05-18 16:23:23 发布
最新推荐文章于 2025-05-18 16:23:23 发布
阅读量8k 收藏 85
点赞数 13
分类专栏： FPGA 文章标签： 嵌入式 fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44873646/article/details/113743737
版权
本文介绍了VIVADO官方AXI DMA模块在Scatter Gather（SG）模式下的工作原理和使用流程，包括AXI DMA框图、引脚描述、寄存器映射以及SG模式下的系统连接结构。详细阐述了SG模式下的DMA启动过程，并提供了VIVADO实际工程的实现步骤和SDK编程要点。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

VIVADO 官方AXI DMA模块 SG 模式

AXI DMA模块说明

AXI DMA框图

在这里插入图片描述

图一：AXI DMA 结构框图
引脚描述

在这里插入图片描述在这里插入图片描述

图二：引脚描述

补充下重点描述：

  • s_axi_lite_*：上位机通过此接口配置AXI DMA的内部寄存器。
  • m_axi_mm2s_* ：上位机到DMA的写通道，传输的是上位机需要写入到外设的数据。
  • m_axi_s2mm_*：上位机到DMA的读通道，传输的是外设写入上位机的数据：即上位机从外设读取的数据。
  • m_axis_mm2s_*：DMA到外设的写通道，DMA通过此通道将上位机的数据写入外设。
  • s_axis_s2mm_*：DMA到外设的读通道，DMA通过此通道读取外设需要传给上位机的数据。
  • m_axis_mm2s_cntrl_*：DMA配置外设的控制通道（未使用）
  • s_axis_s2mm_sts_*：DMA读取外设的状态通道（未使用）
  • m_axi_sg_*：SG模式下的读写内存映射的通道
AXI DMA寄存器内存地址映射

Scatter/Gather模式

图三：SG模式下的Register Address Map

寄存器各字段详细说明看附件（AXI_DMA Preference Guide）

Scatter Gather 描述符

在这里插入图片描述

图四：SG描述符（非多通道下）

各字段详细说明看附件

SG模式下典型的系统连接结构

在这里插入图片描述

图五：SG模式下系统互联结构
SG DMA使用流程（摘取自xilinx官方教程）

MM2S 端：

  1. 在内存中开辟缓存空间，制作链表

  2. 通过 AXI4_LITE 总线将第一个 Descriptor 的地址写入 MM2S_CURDESC 寄存器

  3. 写寄存器 MM2S_DMACR.RS=1 启动 DMA，如果需要，打开 MM2S_DMACR.IOC_IrqEn 中断，结束后会发出中断

  4. 将最后一个 Descriptor 地址写入 MM2S_TAILDESC 寄存器，触发 DMA 开始通过 M_AXI_SG 总线抓取链表的 Descritptor，等 package 传输结束，读取下一个 Descriptor 信息，直到结束。

S2MM 端：

  1. 在内存中开辟缓存空间，制作链表

  2. 通过 AXI4_LITE 总线将第一个 Descriptor 的地址写入

最低0.47元/天 解锁文章
XIlinx Vivado AXI DMA简介
baidu_34971492的博客
12-07 2251
XIlinx Vivado AXI DMA 1 简介 AXI直接内存访问（AXI DMA）内核是一个软Xilinx IP核，可与Xilinx Vivado®设计套件配合使用。AXI DMA在内存和AXI4流目标外围设备之间提供高带宽直接内存访问。它可选的分散/收集功能也减轻了中央处理器（CPU）的数据移动任务。 2 特征 •符合AXI4标准 •可选分散/收集直接存储器访问（DMA）支持 •支持32、64、128、256512和1024位的AXI4数据宽度 •AXI4流数据宽度支持8、16、32、64、128
Vivado 中如何使用 AXI DMA, PL 访问 DDR
曾立文的博客
07-29 8573
起始工程是原来的helloworld 工程，若有不清楚，那就先实验了helloworld，再来开始这个实验。 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html是主要参考资料，详细原理请参考原文。 原文实验是Vivado 2014， 我的验证测试是在 Vivado 2018.2. 实验内容是用 AXI ...
AXI_DMA_SG模式 例程代码分析—— polling方式
最新发布
kingking2888的博客
05-18 866
xilinx fpga ZYNQ DMA IP 这篇文章分析了Xilinx AXI DMA控制器在Scatter-Gather（SG）模式下使用轮询方式的示例代码。代码的主要功能包括初始化DMA、配置发送和接收通道、准备并发送测试数据包、验证接收数据以及清理资源。关键参数如内存基地址、测试数据包长度和测试起始值在代码中定义。代码通过BD（Buffer Descriptor）环管理数据传输，每个BD包含缓冲区地址、长度和控制信息。缓存处理通过调用缓存刷新和无效化操作确保数据一致性。代码结构清晰，包含必要的错误
对于vivado中使用DMA传输数据时会丢数据的解决办法
qq_74921796的博客
03-12 442
之前在做一个小的课题需要PL给PS端发送数据，看了一系列资料后用到了DMA。但是存在数据丢失的问题，挺长一段时间才解决。闲来无事，心血来潮想写下来记录一下解决的办法#先说一下存在的问题，在用DMA传输时，PS端总是会丢掉前8个数据，在PL改了很多次也无济于事。最后发现是由于在用DMA时需要在PS端进行初始化，PS端在初始化的同时PL端就已经在发送数据了，当DMA初始化完成后接收到数据就会丢失。可以让PS端给PL端发送一个使能信号，等DMA初始化完成后再发送数据，这样就不会丢失数据了。
一步步学习zynq软硬件协同开发（AX7021）【AXI-DMA】：AXI-DMA Scatter/Gather Mode(SG模式)
Deep_l_zh的博客
12-28 8309
AXI-DMA有几种模式，其中最难使用的莫过于Scatter/Gather模式，以下简称sg模式，axi_dma的框架如下： 在AX7021上，有4路PL端的网口，该网口的驱动和PS端的驱动有所差别，移植到我们自己的RTOS下，需要重新做驱动，除了phy的配置，mac的配置，最关键的部分在于网络协议栈的描述符的处理，这里也就要涉及到sg模式的使用，要对网络协议栈也有比较强的理解。 该部分的...
DMA技术和及其SG模式
热门推荐
chinamaoge的博客
03-02 1万+
DMA技术 AXI直接数值存取（Drect Memory Access，DMA）IP核在AXI4内存映射和AXI4流IP接口之间提供高带宽的直接内存访问。DMA可以选择分散收集（Scatter Gather，SG）功能还可以将数据移动任务从位于于处理器系统中的中央处理器(CPU)中卸载出来。可以通过一个AXI4-Lite从接口访问初始化、状态和管理寄存器。如图4. 8展现了DMA IP的功...
AXI SG DMA 简易驱动 版本构思 (一)
HongDaYu的搬砖之路
01-07 664
第一步: 利用mmap 在内核态和用户态形成内存映射关系，和进程间通信 shmat 的原理 一致 （节省内存,如果拷贝的话就是, double的关系） 第二步: mmap的 地址要映射到,dma 分配的 逻辑地址 上（dma 的内存分配机制和边缘对齐的问题 --> 在讨论）, 而已分配好 物理地址 填入 sg desc 表述结构体 中 , 第三步: 根据以上方法创建一个字符驱动 --> 通过 ioctl 接口控制,rx 和 tx （我只需要完成一个 buffer descript ,实际上.
【Xilinx DMA SG】Xilinx DMA SG 模式
记录学习历程
02-05 7558
DMA简介： AXI 直接存储器访问 (AXI DMA) IP 提供高带宽直接存储器 AXI4 存储器映射和 AXI4-Stream IP 接口之间的访问。它SG模式还可以从中央处理中卸载数据移动任务 基于处理器的系统中的单元 (CPU)。初始化、状态和管理寄存器是 通过 AXI4-Lite 从接口访问。图说明了功能 核心的组成。 1、系统内存和stream目标之间的主要高速 DMA 数据移动是 通过 AXI4 Read Master 到 AXI MM2S Stream Master，以及.
Zynq学习之使用AXI_DMA (使用Scatter_Gather Mode）.rar
03-15
Zynq中使用AXI_DMA，使用SG模式。DMA向FIFO1中写入数据，PL从FIFO1中读出数据；PL向FIFO2中写入数据，当写入完成后。开发环境：Vivado 2018.3 开发板：黑金AX7010。
XILINX axidma的BD工程以及对应的linux设备树
11-08
本文将深入探讨“XILINX axidma”的Block Design (BD) 工程，以及如何在Linux环境下配置相应的设备树，以实现AXIDMA的单向 Scatter-Gather (SG) 模式的回环测试。 首先，AXIDMA是Xilinx公司提供的AXI接口下的DMA...
zynq7030 axi DMA接口SG模式，BD环如何配置源地址和目的地址
07-12
对于 Zynq-7030 SoC 上的 AXI DMA 接口，使用 Scatter Gather (SG) 模式进行传输时，需要配置一个可编程的 Block Design (BD) 环。在 BD 环中，可以配置源地址和目的地址。 下面是配置 BD 环的步骤： 1. 打开 ...
AXI DMA测试Vivado工程，含XSDK FSBL Project和Application Project
05-03
此压缩包内含测试AXI DMA的Vivado工程、XSDK FSBL Project和Application Project（包含测试代码）。
Zynq学习之使用AXI_DMA (Direct Register Mode).rar
03-14
Zynq中使用AXI_DMA。DMA向FIFO1中写入数据，PL从FIFO1中读出数据；PL向FIFO2中写入数据，当写入完成后，触发GPIO中断，控制DMA开启接收，从FIFO2中读出数据。写入数据、读出数据的开启均由VIO控制。开发环境：Vivado 2018.3 开发板：黑金AX7010。
ZedBoard的AXI DMA收发独立双线程linux应用程序
06-02
ZedBoard的AXI DMA收发独立双线程linux应用程序！有别于之前官方或者其它提供的单次发单次收。该代码包含速度测试，实测传输速率可以达到274MB/s。
vivado利用Tcl快速建立hdmi_vdma BlockDesign
10-18
包含快速建立hdmi_vdma工程的tcl，建立工程用得到的IP核，时序约束文件，输出显示文字的库函数，SDK源码，适用于PYNQ_Z2，建议尽量使用2019.1版本的vivado
AXI DMA SG模式的配置步骤
weixin_41230430的博客
08-19 677
SG模式的配置比简单模式更复杂，但提供了更大的灵活性，特别适合处理不连续的内存区域或需要频繁更改传输参数的场景。
【FPGA】axi dma sg含义
oldmoney
05-10 626
挖坑
FPGA Vivado AXI _DMA IP介绍
风中少年的博客
09-05 1万+
参考文档：《pg021》 IP Facts Introduction AXI DMA内核是用于XilinxVivado®设计套件的软Xilinx IP内核。AXI DMA在内存和AXI4-Stream目标外设之间提供高带宽直接内存访问。其可选的分散/收集功能还可以从中央处理单元（CPU）卸载数据移动任务。 Features • 符合AXI4标准 ；（Compliant合规） • 可选分...
AXI DMA
Y__Yshans的博客
05-23 1360
摘要：了解AXI DMA
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值