Verilog HDL实战操作①——基本门电路

写在前面的小知识：

1. 掌握模块功能的三种描述方法，分别为行为描述方法，数据流描述方法，结构描述方法；

2. 熟悉QuartusII 13.1 仿真软件的基本操作；

3. 了解基于Verilog HDL的电路的设计及其验证；

运用Verilog HDL的行为描述、数据流描述和结构描述三种方式描述七种门电路，分别为与门、或门、非门、与非、或非、同或和异或并分别进行仿真验证。

• 1.行为描述是用过程语句描述模块的行为特性，不考虑电路的具体实现方法。以always/initial过程语句为基本单位，由一个或多个过程语句组成。在过程语句内部，则应用高级语言和操作符定义模块的功能。几乎不给出底层电路结构。
• 2.数据流描述采用连续赋值语句描述模块的功能，用于描述组合逻辑电路。间接给出底层电路结构。
• 3.结构描述方法类似于原理图设计，将电路中的模块与模块、模块与基元之间的连接关系转换成文字表达。直接给出底层电路结构。

代码如下：
1.行为描述

module gate (a0,a1,yand,yor,ynot,ynand,ynor,yxor,yxnor);
input a0,a1;
output  reg yand,yor,ynot,ynand,ynor,yxor,yxnor;
    always @(a0,a1)
            case ({
   a0,a1} )
            2'b00: begin yand = 0;   yor =0;  ynot = 1