玩转Zynq连载33——基于Vivado的在线逻辑分析仪板级调试

最新推荐文章于 2024-07-16 10:00:00 发布
最新推荐文章于 2024-07-16 10:00:00 发布
阅读量2.2k 收藏 11
点赞数 4
文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45922361/article/details/104016257
版权
本文介绍了如何利用Vivado的在线逻辑分析仪进行FPGA板级调试，通过标记探测信号、设置Debug信号、编译工程以及板级调试观察，详细展示了调试过程，包括触发条件设定、波形显示和分析。
摘要由CSDN通过智能技术生成

特权同学玩转Zynq连载33——基于Vivado的在线逻辑分析仪板级调试

在这里插入图片描述
1 概述
基于Vivado的板级调试介绍，可以参考文档《玩转Zynq-基础篇：基于Vivado的在线板级调试概述.pdf》。这里我们以zstar_ex54工程为例，对FPGA的在线逻辑分析仪使用进行介绍和实战操练。

2 标记探测信号
在axi_gp_top.v模块中，可以看到AXI GP总线的很多信号前面都有(mark_debug = “true”)这个语句，它的作用就是将代码中需要引出进行在线逻辑分析仪观察的信号，就如同一个个探棒一样将信号标记起来。
在这里插入图片描述
3 工程编译与Debug信号设置
工程的代码设计完成，并且标记好需要探测的信号后，点击Synthesis --> Run Synthesis对当前工程执行综合编译。
在这里插入图片描述
完成编译后，打开Synthesized Design --> Set Up Debug.
在这里插入图片描述
如图所示，点击Next。
在这里插入图片描述
Nets to Debug界面可以添加或删除设置代码中标记了mark_debug的信号，并对其采样和触发属性做设置。
● 名称（Name）列中显示了在代码中标记了“(mark_debug &#

最低0.47元/天 解锁文章
ove学习使我快乐
关注
玩转Zynq连载5——基于Vivado的在线板级调试概述
qq_45922361的博客
12-04 1388
特权同学玩转Zynq连载5——基于Vivado的在线板级调试概述 Vivado在线调试概述 FPGA的板级调试方法有很多，借助于常规的示波器和逻辑分析仪的调试方法是最典型的手段。如图13.1所示，基于传统的台式示波器或逻辑分析仪进行板级调试有着诸多的不便，相对于设计电路深藏在芯片内部的FPGA设计来说有着很大的局限性，简单的列举如下。 ● 台式机器价格昂贵，设备成本高。 ● 只能访问到FPGA的...
国产ZYNQ调试
m0_46454182的博客
01-11 551
ZYNQ的启动模式： （1）JTAG启动模式 [MIO5：MIO4：MIO3]设置为000 （2）Nor mode: [MIO5：MIO4：MIO3]设置为001 （3）NAND mode: [MIO5：MIO4：MIO3]设置为010 （4）QSPI启动模式 [MIO5：MIO4：MIO3]设置为100 （5）SD Card启动模式 [MIO5：MIO4：MIO3]设置为110 根据实际需求选择对应的启动方式进行测试，同时JTAG chain Routing需要选择1为独立模式。 PL端的JTAG口和P
【干货分享】ZYNQ开发基本流程
最新发布
dpwkj的博客
07-16 297
ZYNQ内部包含PS和PL两部分，PS中包含以下4个主要功能模块：
FPGA学习日记（五）ZYNQ——在线逻辑分析仪（ILA）硬件调试及simulator仿真软件的创建使用
weixin_45299680的博客
08-11 6227
一、在线逻辑分析仪（ILA） vivado的在线逻辑分析仪（ILA）其借用了传统逻辑分析仪的理念以及大部分的功能， 并利用 FPGA 中的逻辑资源， 将这些功能植入到 FPGA 的设计当中。如下图所示，ILA占用一部分FPGA内部逻辑资源，可看做一个模块，被设计模块所调用。ILA使用时需要与下载器连接，将FPGA的测试信号传回到vivadoIDE中，显示波形以供调试。运行过程如下： ILA的创建使用有两种方法：综合前创建IP核和综合后使用网表添加被测信号。 （1）使用IP核创建并使用ILA 1.
42_ZYNQ7020开发板Vivado配置RAM并用Vivao自带逻辑分析仪分析
weixin_39193953的博客
09-10 1673
RAM是FPGA中常用的基础模块，可广泛用于存储数据，同样它也是ROM，FIFO的基础。 xilinx在Vivao里为我们已经提供了RAM的IP核，我们只需要通过IP核例化一个RAM,根据RAM的读写时序写入和读取RAM中存储的数据。并用在线逻辑分析仪ila，观察RAM的读写时序和从RAM中读取的数据。 一、创建Vivado工程 在添加RAM IP之前先新建一个ram_test的工程，然后再工程中添加RAM IP。 新建ram_test.v工程 添加ram_ip，IP核 将Component Name改
ZYNQ调试笔记
蒋楼丶的博客
12-14 631
ZYNQ调试笔记
玩转Zynq连载37——[ex56] 基于Zynq的AXI HP总线读写实例
qq_45922361的博客
01-23 5240
特权同学玩转Zynq连载37——[ex56] 基于Zynq的AXI HP总线读写实例 1 概述 AXI HP总线是Zynq芯片非常重要的一个功能，它可以实现Cortex A9与PL之间大吞吐量的数据通信。可以说，Zynq芯片最大的卖点恐怕就是这条总线。对不起，不是1条，是4条这样的AXI HP总线。PL作为AXI HP主机，可以通过这4条总线实现对内存（DDR3）的读写访问，这4条总线加总的极限...
玩转Zynq连载34——[ex54] 基于Zynq的AXI GP总线的从机接口设计
qq_45922361的博客
01-19 2118
特权同学玩转Zynq连载34——[ex54] 基于Zynq的AXI GP总线的从机接口设计 1 概述 Zynq将ARM和FPGA整合到了一个芯片上，它的过人之处不仅是功耗、面积、成本的优化，更多的是将二者之间原本极为受限的数据交互方式转移到芯片内部完成，4条AXI GP通道（2个从机、2个主机）和4条AXI HP通道（均为从机）能够大大提升系统数据交互带宽，使得软硬协同设计变得更为灵活。AXI ...
43_ZYNQ7020开发板Vivado配置ROM并用Vivao自带逻辑分析仪分析
09-10
摘要：FPGA本身是SRAM架构，断电之后，程序就消息，我们利用FPGA内部的RAM资源实现ROM,每次上电把初始化的值先写入RAM。 一、实例化ROM的IP核 通过IP核实例化一个ROM，根据ROM的读时序来读取ROM中存储的数据。
第二节，zynq新建工程，调试及加载
想做一条贪吃蛇
03-28 1780
新建工程 1，打开vivado2017.4，在出现的对话框中选择创建一个工程，如图1所示。这一步是为了创建一个ZYNQ的工程。 图1 2，点击创建工程后，出现对话框如图2所示，然后点击对话框中的下一步。这一步表示这是一个创建工程的向导，通过该向导去新建一个工程。 图2 3，此时会出现一个对话框如图3所示，这一步给工程命名，并且确定工程的保存路径，下面的小勾表示创建一个和工程名字相...
ZYNQ VIVADO SDK调试技巧
10-28
ZYNQ VIVADO SDK调试技巧, 需要的请下载，有参考价值。
MYIR-ZYNQ7000系列-zturn教程(10)：debug调试
瞎想的博客
12-24 3642
开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用hello_world这个工程进行debug调试 Step1 这是在SDK中已经新建好的hello_world工程 将开发板打到SD卡启动模式JP2闭合、JP1断开，连接开发板的uart和jtag下载器，如下图所示 Step2 右击hello_world-->Debug As-...
44_ZYNQ7020开发板Vivado配置FIFO并用Vivao自带逻辑分析仪分析
weixin_39193953的博客
09-11 1124
摘要：FIFO是FPGA应用当中非常重要的模块，广泛应用于数据的缓存，跨时钟域数据处理。学好FIFO是FPGA的关键，灵活运用好FIFO是一个FPGA工程师必备的技能。 赛灵思提供的FIFO IP核进行读写测试。 一、实验原理 FIFO:First in,First out代表先进的数据先出，后进的数据后出。 需要在Xilinx提供的FIFO的IP核实例化一个FIFO，根据读写时序写入和读取FIFO中存储的数据。 结构 FIFO分为读和写两部分，另外就算是状态信号，空和满信号，同时还有数据的数量状态信号，没
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
qq_45922361的博客
02-28 2684
特权同学玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例 1 关于傅里叶变换 关于傅里叶变换，这么一个神奇的变换，其基本原理和应用在教科书、网络上漫天飞舞，这里就不赘述了，以免有凑字数的嫌疑。下面我们就Matlab和FPGA两个工具双管齐下，比对Vivado的FFT IP核生成的数据。 2 Matlab产生测试数据，绘制cos时域和频域波形 使用project...
ZYNQ7000 学习（二十九）片内逻辑分析仪的使用原理 使用ILA观测AXI总线以及用户逻辑
QQ1391074994的博客
05-10 2012
片内逻辑分析仪的使用原理 使用ILA观测AXI总线以及用户逻辑 学习内容 本课 重点介绍片内逻辑分析仪的使用原理，以及如何使用 ILA 对 AXI 总 线进行观测分析，实现对 FPGA 设计的全局规划和细节分析。 实现步骤 逻辑分析仪主要有以下几个阶段： 1，预触发阶段。 2，触发并采集阶段。 3，采集结束并上传到电脑。 4，用户界面显示并解析。 在vivado 中可以使用 ILA IP 核，使用片内的任意时钟来观测片内的任意信号。 Step1 建立 vivado 工程，添加 IP ，进行布线。 添加Pro
ZYNQ_在线逻辑分析（内部硬件调试）
weixin_51353185的博客
03-13 464
第二种方法是在综合后的网表中，分别标记要进行调试观察的各个信号，然后通过一个简单的 “Setup Debug”向导来设置各个探针和 ILA IP 核的工作参数，然后工具会根据用户设置的参数，自动地生成各个ILA IP 核。在调试工作完毕之后，用户就可以在综合后的网表中删除 ILA IP 核，或者在 XDC文件中删除调试命令，然后再对设计进行实现，以生成最终的比特流。在调试工作完毕之后，还需要在HDL 源代码中删除 ILA IP 核，然后重新综合并实现，以生成最终的比特流。
Vivado下集成逻辑分析仪ILA入门续
曾立文的博客
11-09 1万+
在 Vivado下集成逻辑分析仪ILA入门 一文中带着读者走了一遍集成逻辑分析仪ILA的使用过程。当时通过Set up Debug 添加需要监控的点，间接添加了ILA， 本文介绍另外一种方法，直接添加逻辑分析仪ILA 的 IP。 这其实是我最开始看到和学习的方法，但没有做成。写完上篇文章后，反过来再看一遍，做成了实验。这个方法是 Miz702 Zynq开发教程里的学习到的。ug908-里
Vivado中ILA（集成逻辑分析仪）的使用
热门推荐
qq_42224089的博客
04-12 1万+
在FPGA设计上板过程中，如果出现问题难以定位具体问题的位置和原因，要观察一些信号的波形，可以使用ILA来捕获关键信号，以便分析问题并快速定位其原因。ILA（Integrated Logic Analyzer），集成逻辑分析仪，与Quqartus 中的 SignalTap II 作用类似。
vivado逻辑分析仪ip
09-01
在使用Vivado时，我们可以使用逻辑分析仪（ILA）的IP核来实现仿真。ILA是一种可以在FPGA中插入的IP核，用于捕获和显示信号的波形。通过实例化ILA的IP核，并根据需要连接到所需的信号上，我们可以在设计中添加逻辑...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值