1.
fpga里面乘法符号*一个周期是算不出来的,所以例如data*3可用data+data+data代替,加法可在一个周期内算完,才会保证不出错误
2.
xilinx ip核block memory 也就是ramIP核复位一次需要十几个周期,一般不加复位信号
fpga verilog需要注意的一些代码规范以及易错点
于 2024-02-07 20:28:32 首次发布
1.
fpga里面乘法符号*一个周期是算不出来的,所以例如data*3可用data+data+data代替,加法可在一个周期内算完,才会保证不出错误
2.
xilinx ip核block memory 也就是ramIP核复位一次需要十几个周期,一般不加复位信号