AXI EPC IP 使用详细说明

已于 2022-09-21 16:57:26 修改
阅读量2.6k 收藏 26
点赞数 7
分类专栏： FPGA+嵌入式 文章标签： fpga开发 AXI EPC VIVADO XILINX
于 2022-09-21 16:38:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46621272/article/details/126969154
版权

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46621272/article/details/126969154

AXI EPC IP 使用详细说明

文章目录

前言

  • AXI External Peripheral Controller (EPC) ，AXI 外部设备控制器(EPC)。
  • 可以通过 AXI 扩展各种计算机外设，支持同步和异步接口。
  • 支持地址数据复用/不复用总线。
  • 数据总线支持8/16/32位
  • 兼容 EMI(External Memory Interface) 外部存储器接口，可通过该接口外接多种外设芯片。
  • 有疑问可以联系 QQ:708907433

简介

  • Xilinx FPGA 内嵌的 CPU ，可以通过 AXI EPC 在 FPGA 芯片外接多个多种外设芯片，比如 SJA1000 CAN 控制器，DM9000 以太网络控制器，16C550 串口控制器等。
  • 可以用 FPGA 做 PCIE to EMI 的桥接芯片，用PCIE 通过 FPGA 内的 AXI EPC 外接多个多种外设芯片，比如 SJA1000 CAN 控制器，DM9000 以太网络控制器，16C550 串口控制器等。
  • AXI EPC IP 使用很简单，但是有很多需要注意的地方，都是大坑。

AXI EPC IP 使用介绍

  • AXI EPC IP 只能在 VIVADO 的 Block Design 下调用和使用。
    在这里插入图片描述

    1. EPC 时钟选择 AXI 时钟
    1. EPC 时钟选择外接的外设时钟
    1. AXI 时钟周期，单位皮秒(ps)。(这个选项一般是自动产生的不需要编辑修改)
    1. 外设时钟周期，单位皮秒(ps)
    1. 外设片选数量
    1. 外设基地址。(这个选项一般是在 Address Editor 中产生的不需额外的编辑修改)
    1. 外设地址大小。(这个选项一般是在 Address Editor 中产生的不需额外的编辑修改)
      在这里插入图片描述
    1. 地址宽度。(这里需要注意，在地址数据总线复用的模式下，地址线宽度和数据线宽度最好设置成一样，否则需要额外的编程代码才能正常的使用)
    1. 数据宽度。
    1. 数据宽度匹配选项，比如 AXI是32位，在读写 8/16 位外设空间时，启动这个功能就能用指针的方式任意读写 8/16位的外设空间。
    1. 数据地址复用选项，可以通过该选项减少 FPGA 的管脚数量。启动地址数据复用，总线就和8086/8088处理器的 AD 总线性质一样。C51单片机的 AD0-7 也是地址数据复用的总线。
    1. 同步模式选项。同步或异步模式的选项。

  • T1-T15 以 SJA1000 芯片的时序为例子，选的参数。波形图片也是从 SJA1000手册中截取的。
    在这里插入图片描述

    1. FIFO 访问选项。当Enable FIFO Access = 1时，AXI EPC IP 核支持访问 FIFO

在这里插入图片描述

应用举例

    1. EPC 外接 SJA1000 例子

EPC 外接 SJA1000 原理图
在这里插入图片描述

  • EPC 外接 SJA1000 顶层管脚代码(system verilog)
//EPC 接 SJA1000 例子
//Address Width						8
//Data Bus Width					8
//Enable Data Width Matching		1
//Enable ADDR/DATA Multiplexing 	1
//Enable SYNC Mode					0

module	fpga_axi_epc_ad8_root		//这是顶层代码管脚的 EPC 相关部分
(
//..
	inout	[7:0]	ad,
	output 			ads,
	output			cs_n,
	output 			wr_n,
	output 			rd_n,
);

	genvar			n;
	
	logic	[7:0]	epc_data_i;	// 8 位
	logic	[7:0]	epc_data_o;
	logic	[7:0]	epc_data_t;
	logic	[7:0]	epc_addr;

	for(n=0;n<8;n++)
	begin:for_iobuf_xx
		assign	ad[n] 			= 	epc_data_t[n] == 1 ?	1'bz:epc_data_o[n];
		assign	epc_data_i[n]	=	ad[n];
	end

	cpu_block_design	ux	//Block Design EPC 接口部分
	(
		.epc_addr		(epc_addr),		//output [0:7]
		.epc_ads		(ads),			//output
		.epc_be			(),				//output [0:0]
		.epc_burst		(),				//output
		.epc_cs_n		(cs_n),			//output [0:0]
		.epc_data_i		(epc_data_i),	//input	 [0:7]
		.epc_data_o		(epc_data_o),	//output [0:7]
		.epc_data_t		(epc_data_t),	//output [0:7]

		.epc_rd_n		(rd_n),			//output
		.epc_rdy		(1),
		.epc_rnw		(),				//output
		.epc_wr_n		(wr_n),			//output
		.epc_clk		(1),
		.epc_rst		(1),
	);

endmodule
    1. EPC 外接 6264 SRAM 例子

EPC 外接 6264 SRAM 原理图
在这里插入图片描述

  • EPC 外接 6264 SRAM 顶层管脚代码(system verilog)

//EPC 接 SRAM 6264 例子
//Address Width						16
//Data Bus Width					8
//Enable Data Width Matching		1
//Enable ADDR/DATA Multiplexing 	0
//Enable SYNC Mode					0

module	fpga_axi_epc_d8_a16_root		//这是顶层代码管脚的 EPC 相关部分
(
//..
	inout	[7:0]	d,
	output	[15:0]	a,
	output			cs_n,
	output 			wr_n,
	output 			rd_n,
);

	genvar			n;
	
	logic	[7:0]	epc_data_i;	// 8 位
	logic	[7:0]	epc_data_o;
	logic	[7:0]	epc_data_t;
	logic	[7:0]	epc_addr;

	for(n=0;n<8;n++)
	begin:for_iobuf_xx
		assign	d[n] 			= 	epc_data_t[n] == 1 ?	1'bz:epc_data_o[n];
		assign	epc_data_i[n]	=	d[n];
	end

	cpu_block_design	ux	//Block Design EPC 接口部分
	(
		.epc_addr		(a),			//output [0:15]
		.epc_ads		(),				//output
		.epc_be			(),				//output [0:0]
		.epc_burst		(),				//output
		.epc_cs_n		(cs_n),			//output [0:0]
		.epc_data_i		(epc_data_i),	//input	 [0:7]
		.epc_data_o		(epc_data_o),	//output [0:7]
		.epc_data_t		(epc_data_t),	//output [0:7]

		.epc_rd_n		(rd_n),			//output
		.epc_rdy		(1),
		.epc_rnw		(),				//output
		.epc_wr_n		(wr_n),			//output
		.epc_clk		(1),
		.epc_rst		(1),
	);

endmodule
    1. EPC 外接 2片6264 SRAM 例子

EPC 外接 2片6264 SRAM 原理图
在这里插入图片描述

  • EPC 外接 2片6264 SRAM 顶层管脚代码(system verilog)
//EPC 接 SRAM 2片 6264 例子
//Address Width						16
//Data Bus Width					16
//Enable Data Width Matching		1
//Enable ADDR/DATA Multiplexing 	1
//Enable SYNC Mode					0

module	fpga_axi_epc_ad16_root		//这是顶层代码管脚的 EPC 相关部分
(
//..
	output	[15:0]	ad,
	output 			ads,
	output			cs_n,
	output 			wr0_n,
	output 			wr1_n,
	output 			rd_n,
);

	genvar			n;
	
	logic	[15:0]	epc_data_i;	// 16 位
	logic	[15:0]	epc_data_o;
	logic	[15:0]	epc_data_t;
	logic	[15:0]	epc_addr;
	logic	[1:0]	epc_be;
	logic			epc_wr_n;

	for(n=0;n<16;n++)
	begin:for_iobuf_xx
		assign	ad[n] 			= 	epc_data_t[n] == 1 ?	1'bz:epc_data_o[n];
		assign	epc_data_i[n]	=	ad[n];
	end
	assign	wr0_n	= (~epc_be[0])|epc_wr_n;
	assign	wr1_n	= (~epc_be[1])|epc_wr_n;

	cpu_block_design	ux	//Block Design EPC 接口部分
	(
		.epc_addr		(),				//output [0:15]
		.epc_ads		(ads),			//output
		.epc_be			(epc_be),		//output [0:1]
		.epc_burst		(),				//output
		.epc_cs_n		(cs_n),			//output [0:0]
		.epc_data_i		(epc_data_i),	//input	 [0:15]
		.epc_data_o		(epc_data_o),	//output [0:15]
		.epc_data_t		(epc_data_t),	//output [0:15]

		.epc_rd_n		(rd_n),			//output
		.epc_rdy		(1),
		.epc_rnw		(),				//output
		.epc_wr_n		(epc_wr_n),		//output
		.epc_clk		(1),
		.epc_rst		(1),
	);

endmodule

注意事项

    1. AXI EPC 的数据，地址是大端模式，在我的例子里采用的是小端模式，数据线地址线全部需要交叉使用。
      在这里插入图片描述
    1. AXI EPC < Enable ADDR/DATA Multiplexing > 这个选项使能时，地址宽度和数据宽度最好相等，否则需要一些额外的代码
    1. AXI EPC < Enable Data Width Matching > 这个选项很好用，但是在一些与读写操作会改变寄存器的芯片里要谨慎使用。比如一些中断状态寄存器，读一下该寄存器中断状态会改变。比如一些 RC,WC 这样的寄存器。(RC 读该寄存器会清除某个状态。WC 写该寄存器会清除某个状态)这样的芯片在这里需要一些额外的代码才能正常的使用。

相关连接

  • 可以浏览本博客写的文章《FPGA + SJA1000 实现 ＜PCIe to CAN＞ 网卡的设计》 有完整的 PCIE AXI EPC 的代码和工程
老皮芽子
关注
  • 7
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
fpga axi-can ip核数据手册
06-07
fpga axi-can ip核数据手册
ds791_axi_can_CAN_AXI_xilinxcanip_axican_fpga
09-11
Xilinx IP核 AXI CAN用户手册，介绍了IP的使用方法，寄存器定义等
FGPA+AXI简介+接口说明
11-14
文件1为xilinx基于Vivado的AXI参考指南UG1037 文件2为AMBA AXI协议规范（IHI0022D） 内容详细，重点突出，结构简明，手册为英文版本，可自行翻译。
AXI vdma IP说明文档
01-04
Xilinx IP核AXI vdma说明文档。官方下载到的最新版本。
AXI4中文翻译详细资料.zip
12-10
AXI 4 版本介绍 内有AXI 4, AXI-Lite,ACE扥等协议 i. AMBA AXI协议主要用于高性能，高频率系统设计，并且有很多特性支持AXI可以应用于高速的互连架构 最新AMBA 接口（指AXI 3）主要目标：
PCIe to CAN FPGA 工程详细说明
qq_46621272的博客
07-20 2677
采用 FPGA + SJA1000 实现 PCIe to CAN，FPGA 工程详细说明 包括 FPGA 工程创建，IP设置
zcu102_7_AXI_LITE实验
bt_的博客
01-02 1995
文章目录axi lite时序写操作时序读操作时序建立工程配置Zynq模块自定义Slave AXI_LITE接口的IP模块自定义Master AXI_LITE接口的IP模块接口模块代码顶层模块代码建立Verilog的master端测试模块实现Vivado工程SDK编程 从本文档开始将介绍PS和PL之间通过AXI总线互联。 三种AXI总线协议为 AXI_LITE：性能较低的地址映射传输，一次只能传输...
Xilinx AXI CAN
一个早起的程序员
03-02 6152
目录 1.AXI CAN框图 2.MicroBlaze扩展CAN接口 3.IP获取方式 1.AXI CAN框图 2.MicroBlaze扩展CAN接口 通过AXI接口，可以通过FPGA扩展出多个CAN节点，相当灵活。 3.IP获取方式 关注【一个早起的程序员】。 ...
MicroBlaze系列教程（8）：AXI_CAN的使用
whik1194的博客
03-12 2344
Xilinx AXI CAN IP的初始化配置，主要包括波特率、过滤器、回调函数设置等等。
http://95u.free.fr/index.php,Electronic Software Distribution Service
热门推荐
weixin_39603327的博客
03-19 28万+
Content-Type: multipart/related; start=; boundary=----------OH5LlQ9dynBJGqR8E2AiMRContent-Location: https://software.pitt.edu/software/software.aspSubject: =?utf-8?Q?Electronic=20Software=20Distributi...
2023年春节祝福第二弹——送你一只守护兔，让它温暖每一个你【html5 css3】画会动的小兔子，炫酷充电，字体特效
逆境清醒的博客
01-17 12万+
2023年春节祝福第二弹———送你一只守护兔，她会像你爱她一样爱着你，她并不厉害，但即使失败了，小小的她也会再度勇敢站起来，保护自己的朋友们。让它温暖每一个你！用【html5，css3】画一只有表情的动态兔子。
Vivado中AXI IP核的创建和读写逻辑分析
limoon1212的博客
05-07 2万+
Vivado中AXI IP核的创建和读写逻辑分析 总述 本文包含两部分内容：1）AXI接口简介；2）AXI IP核的创建流程及读写逻辑分析。 1      AXI简介（本部分内容参考官网资料翻译） 自定义IP核是Zynq学习与开发中的难点，AXI IP核又是十分常用的自定义IP核，因此掌握AXI IP核的创建流程及通信机制显得尤为重要。要搞懂AXI IP核，就必须先了解AXI接口。先介绍如
AXI总线个人理解笔记-------------（一）接口信号解析
weixin_44502554的博客
08-22 4485
简述了AXI的功能和分类，对AXI的接口进行了大量的详细的解释和答疑。
SJA1000+XC7Z030，SJA1000初始化及PS数据读取
weixin_46807925的博客
03-08 2487
本人某高校研究生，刚刚研一，接触了一些小项目，想单纯记录一下项目进度以及成果。水平不足，仅供参考，如果能够对大家有所帮助。 板卡介绍：板卡上共4片SJA1000-T芯片，具体芯片功能不进行赘述了，布线方面，四片SJA1000的AD0~AD7拉成了一套数据地址总线，RD#、WR#、RST均是总线形式，ALE、INT#、CS#则是每片使用。 以下是SJA1000的具体原理图，采用了两片晶振分别为16MHZ和12MHZ，通过拨码开关进行选择。 接下来进行SJA1000初始化的具体操作： Vivado部
PCIe to CAN 调试过程记录(好大的坑，还好爬出来了)
qq_46621272的博客
07-20 2377
采用 FPGA + SJA1000 实现 PCIe to CAN PCIe to CAN 硬件调试记录,FPGA debug
PCIe TO CAN linux drivers oem_pcie.c
qq_46621272的博客
07-20 530
采用 FPGA + SJA1000 实现 PCIe to CAN PCIe to CAN Linux 驱动 linux devices : oem_pcie.c
zynq中断：共享外设中断之AXI GPIO 中断
MaoChuangAn的博客
05-23 6614
摘要： 本能篇主要讲一下AXI GPIO 中断，AXI GPIO 中断也是共享外设中断的一种。本讲和上一讲说的中断很像，区别就是AXI GPIO 中断需要AXI GPIO核。 本章也是使用PL逻辑产生一组方波信号来做中断信号，方波的周期也是2秒。如下图L: 中断信号 产生的中断信号捅进AXI_GPIO0，然后输入到ZYNQ中。同时将AXI_GPIO0的中断信号连接到ZYNQ的中断输入端口。ZYN...
axi_iic ip核使用
最新发布
07-29
根据引用\[1\]和引用\[3\]的内容，AXI_IIC IP核是一种用于实现I2C通信协议的IP核。它可以在FPGA设计中使用，用于与其他设备进行I2C通信。该IP核包含了一些寄存器和接口，可以通过AXI总线与其他模块进行数据交互。在使用该IP核时，需要对其进行配置，包括设置时钟、复位信号、地址、数据等。具体的使用方法和配置参数可以参考IP核的文档或者参考引用\[2\]中提到的作者的总结和心得。 #### 引用[.reference_title] - *1* *3* [xilinx axi_iic IP使用分享](https://blog.csdn.net/u012780083/article/details/126874880)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* [Xilinx FPGA Microblaze AXI_IIC使用方法及心得](https://blog.csdn.net/u013098336/article/details/99694145)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

老皮芽子

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值