基于 GS232 搭建的 SoC_up 说明

芯作者

于 2023-05-01 15:27:15 发布

阅读量763

点赞数 1

分类专栏： D1：verilog设计文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_778132974/article/details/130456341

版权

D1：verilog设计专栏收录该内容

115 篇文章 979 订阅 ¥29.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了基于GS232搭建的SoC_up系统，包括GS232开源版本的特点，如TLB大小、Cache配置和AXI接口。SoC_up包含SPI flash、GPIO、网口、DDR3、Nand flash和串口等多个外设。文章还阐述了NAND DMA控制器、NAND FLASH控制器、CONFREG模块、MAC控制器和DDR3控制器的功能，并讨论了时钟方案，使用了两个PLL单元分别处理DDR3内存和SoC_up的工作时钟。

摘要由CSDN通过智能技术生成

1.1 GS232 开源版本简介
GS232 开源版本不包含 DSP、浮点部件等。
TLB 大小为 32 项。
指令和数据 Cache 为 4 路组相连，每路大小为 4KB，Cache 行大小为 32 bytes。
对外接口为 32 位 AXI 接口。

1.2 1，soc_up结构
在这里插入图片描述

SoC_up 如上图所示。开源 GS232 对外有一个 AXI 接口，连接到 AXI 互联网络上与外设相连。SoC_up 对外连接的设备共有 6 个：SPI flash、GPIO(数码管、LED 灯、开关灯)、网口、DDR3 颗粒、Nand flash和串口。这些外设在教学实验板上均已集成。

2，各模块的控制器说明

NAND DMA 控制器
其一端通过 64 位 AXI 接口接到 DDR3 内存上，一端通过 APB 接口接到 APB 设备上（可认为接到 NAND 控制器上）。该 DMA 只用于 nand flash 与内存交换数据。该 DMA 的配置寄存器 ORDER_ADDR_IN 位于 CONFREG 模块。
NAND FLASH 控制器
通过 APB 接口接在 APB 桥上。
该 NAND FLASH 控制器不支持上电从 flash 启动和校验纠错。
FPGA 板上