超级会员免费看
该博客介绍了一种使用Verilog语言在nexys4 DDR开发板上实现的秒表计时器设计。计时器显示小时、分钟、秒和毫秒，并具有异步清零和启动功能，计时范围从0.01秒到59分钟59.99秒，精度达到10毫秒。设计中，通过一个开关控制计时器的清零和启动，当开关为0时所有计时清零，为1时开始计时。文章附有Vivado 2017.4工程截图和仿真结果，以及上板验证的实验情况。
本设计是使用verilog实现秒表计时器。
秒表指示的时间由nexys4 DDR开发板的8个数码管显示，从左到右数码管的前两个显示小时（范围0-24），第3-4个数码管显示分（范围0-59，计数到60，向小时位进1），第5-6个数码管显示秒（范围0-59，计数到60向分位进1），第7-8个数码管显示毫秒（范围0-99，计数到100向秒位进1）。
要求实现如下功能：
(1)跑表的计时范围为0.01s~59min59.99s，计时精度为10ms。
(2)具有异步清零、启动功能。
(3)计时频率为100Hz。
(4)数字跑表的分和秒在数码管上显示出来，百分秒的BCD码在8个led上显示出来。
通过一个开关进行控制，开关为0时处于清0状态，开关为1，开始计时，从0秒开始，有毫秒，秒，分，时显示，共8个数码管显示。
下面是vivado2017.4工程截图及仿真截图：
订阅专栏 解锁全文
扫一扫
3365
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
