XILINX-DDR4-自定义componet（twin die）

已于 2024-01-10 15:51:55 修改
阅读量697 收藏 7
点赞数 13
文章标签： fpga
于 2024-01-04 17:59:09 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_chenjin/article/details/135392898
版权

vu+系列

一、芯片支持的能力

二、IP生成

Twindie的DDR4-mig生成，上图中的1和ranks依据mem device；1后面的其他参数依据mem compent；

可以通过用户侧的大小和配置大小计算来校验ip配置生成；

  1. 用户侧31+9-3=37
  2. 配置侧16gb*8=128g
  3. 颗粒16+10+1+1+1+2+6=37

以上三项一致即可。

三、自定义器件的csv制作

ds923

qq_小单车
关注
  • 13
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
Xilinx FPGA DDR4 接口应用分析
03-15
该文件是FPGA中运用DDR4的接口应用解析，分析了FPGA和DDR4之间的连接
DDR4 SDRAM SO-DIMM Design Specification
10-11
DDR4 SDRAM SO-DIMM Design Specification 260-Pin, 1.2 V (VDD), PC4-1600/PC4-1866/PC4-2133/PC4-2400/ PC4-2666/PC4-3200 DDR4 SDRAM SO-DIMM Design Specification
Nexys4-DDR开发板介绍
11-28
Nexys4-DDR的详细介绍，包括了管脚的对应内容，各个板块的基础原理
FPGA-DDR4-ultrascale-pcb-design.pdf
05-03
DDR3 SDRAM Address, Command, and Control Fly-by Termination With high-speed signaling in DDR3 SDRAM, fly-by topology is used for address, command, and control signals to achieve the best signal integrity. Each address, command, and control signal by itself is routed continuously in the same layer from the respective UltraScale device pin to far end termination, except in breakout areas. In other words, each individual address, command, or control signal routing is not broken into routings on multiple layers. Figure 2-27 shows the address fly-by termination for DDR3 SDRAM.
DDR4协议及芯片手册.7z
09-16
JEDEC STANDARD DDR4协议文件及相关芯片手册MT40A2G4PM-083E Datasheet K4A4G045WD Datasheet，请按需下载，介绍了DDR3SDRAM相关使用规范，时序规范以及相关使用状态介绍
支持Xilinx FPGA中的32位 DDR4 SDRAM
EVERSPIN的博客
05-18 2172
尽管现代FPGA包含内部存储器，但可用存储器的数量始终比专用存储器芯片的存储器数量级低几个数量级。因此许多FPGA设计人员在其FPGA上附加某种类型的存储器也就不足为奇了。由于其高速和低成本，SDRAM是非常流行的存储器。它们不像静态存储器那样容易控制，因此经常使用SDRAM控制器。 FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。FPGA的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，
KU FPGA DDR4 SDRAM仿真/板卡测试
青春易逝，愿不负昭华，期待梦与远方
12-03 9274
本文仅对DDR4 SDRAM IP的example design工程进行了仿真。后续仿真，参考下面的流程，可以搭建自己的仿真平台。 仿真平台一般由下面几个模块构成：仿真平台TB_TOP、被测模块FPGA_TOP、仿真模型sim_model。 1、vivado工程文件夹结构 1.1、新建vivado时的文件夹结构 1.2、新建USR_DESIGN文件夹 在工程文件夹根目录下，新建usr_design文件夹，用于存放该自己设计的该工程的.v文件。并将该文件夹里的文件添加的vivado工程.
Xilinx的DDR4 IP
weixin_39896700的博客
09-22 1491
Xilinx的DDR4 IP
XILINX DDR4 SDRAM（MIG）笔记1(基于VU250 board)
linpeng_9527的博客
04-11 1万+
一句话：使用以下配置，保证你的IP直接上板能work，不用仿真！！！欢迎点赞 FPGA型号：Xilinx VU250 board IP版本：V2.2 数据手册：https://www.xilinx.com/support/documentation/ip_documentation/ultrascale_memory_ip/v1_4/pg150-ultrascale-memory-ip.pd...
Xilinx (mig控制器) DDR 时钟核带宽详解
MaoChuangAn的博客
11-09 4333
 
基于Xilinx FPGA的多通道DDR4读写控制模块（包含整个工程）
04-08
在Xilinx FPGA中通过AXI接口逻辑，实现4个独立的DDR4读写通道，通道数可由参数配置，完成对DDR4的控制，上传为完整工程，开发环境为Vivado2018.2，已经上板验证。
DDR规范(集合了DDR1-DDR4).zip
09-24
从DDR1至DDR4，集合了多个规范。值得看看。 从DDR1至DDR4，集合了多个规范。值得看看。 从DDR1至DDR4，集合了多个规范。值得看看。
【ZYNQ】IP核_DDR4_SDRAM(MIG)的详细介绍
阿妹有点甜的博客
11-30 8407
IP核_DDR4_SDRAM(MIG)的详细介绍
Xilinx MIG 控制器使用详解（一）
热门推荐
MaoChuangAn的博客
12-26 2万+
想要自己学习MIG控制器已经很久了，刚开始学习的时候也是在网上到处搜索MIG控制器的资料，深知学习过程的不容易。因此本系列的教程一定会详细的写出关于MIG控制器的相关知识，方便大家一起学习。有问题的朋友可以在下方留言，一起学习和讨论。 关于DDR3的基本知识在这里我就不详细说了，只有在相关的地方会提上一嘴。本教程的目的只是教会大家如何使用MIG控制器，大家一定不要觉得MIG控制器有多难，其实很简...
手把手教你学会 Xilinx PCIE/XDMA 读写DDR系列（一） DDR/MIG配置详细步骤
w18864443115的博客
12-19 2929
在实现FPGA和处理器、PC、ARM打交道的时候，有很多种方式进行通信，具体有以下几种实现方式：又上图可以看的出来，PCIE的优势远远大于其他的通信方式，并且通信速度也是最快的一种，最高可以达到128Gbps。Xilinx从15年前，V4系列开始，一直在PCIe的解决方案上深耕，提供众多的应用方案级的解决方案，方便用户专注于自己的应用。早期，Xilinx提供的有Application Notes，例如XAPP859，XAPP1052等，构建了基本的双向数据传输。
FPGA 历险记——xilinx MIG 使用（一）
qq_22222449的博客
06-02 5507
FPGA 历险记——xilinx MIG 使用（一） 本篇文章主要分享和记录从零开始建立一个DDR3控制系统的过程 IP核：xilinx MIG DDR3芯片：两颗 MT41J256M16RH-125:E， FPGA板卡：黑金ax7013 一、芯片参数介绍 对于DDR3芯片和FPGA芯片主要参数介绍，参考上一篇文章《FPGA历险记——DDR3之带宽、位宽和频率使用》 二、MIG实例化 这里默认已经会用vivado新建工程，并会使用IP Catalog 找到MIG ip核）。 1)“M...
FPGA学习-SDRAM
jk_101的博客
03-15 1156
进入空闲状态后，至少需要执行两个周期的自动刷新命令，自动刷新命令完成之后，就可以对 SDRAM 进行加载模式寄存器了，因为模式寄存器上电后处于未知的状态，因此在执行任何的操作命令之前必须加载模式寄存器，在需要的时候，在模式加载完成后可以执行两次自动刷新命令。和其他芯片比，比较少见的是时钟使能引脚、数据掩码的概念。2.对于 SDRAM 的读写是以突发的方式进行的，即对 sdram 的获取（读或者写）是从一个指定的地址开始，并按照编程好的数量(长度，即很多手册中写到的BL)的地址，以编程好的数据顺序读写数据。
Python_从合成数据代码和模型中学习.zip
最新发布
05-24
Python_从合成数据代码和模型中学习
jedec-ddr4-spd
01-31
JEDEC DDR4 SPD（Serial Presence Detect）是一种用于存储在DDR4内存模块上的数据格式和协议。这些数据包括关于模块制造商、速度等级、容量、时序参数和电压等信息。SPD的作用是在系统启动时向主板提供内存模块的信息，以便系统能够正确配置内存控制器和内存子系统。JEDEC DDR4 SPD规范由JEDEC（电子设备工程委员会）制定和发布，它定义了存储在DDR4内存模块中的SPD数据的格式、可编程字段和读取方法。 DDR4是当前广泛用于计算机系统中的内存技术，它提供了更高的带宽和性能，适用于各种应用场景。而SPD作为DDR4内存模块上的一种标准功能，能够帮助计算机系统准确识别和配置内存模块，从而保证系统的稳定性和性能。 在实际应用中，系统启动时会读取DDR4内存模块上的SPD数据，并根据这些信息来配置内存控制器的工作模式、时序和电压等参数。这样可以确保系统在使用DDR4内存时能够达到最佳的性能和稳定性。 总之，JEDEC DDR4 SPD是一项非常重要的技术规范，它保证了DDR4内存和主板之间的兼容性，同时也为计算机系统提供了重要的参数信息，以支持正确配置内存子系统，从而实现更高效、稳定的运行。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值