Verilog RTL 代码设计——译码器&计数器

最新推荐文章于 2023-12-16 11:34:41 发布
VIP文章 最新推荐文章于 2023-12-16 11:34:41 发布
阅读量3.8k 收藏 15
点赞数
分类专栏： fpga入门及quartus-ii使用教程-内部资料 文章标签： 设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sep_young/article/details/78368810
版权

实验1：设计4-16译码器

  • 方法一：行为描述方式——使用CASE语句

    1.代码

module decoder4_16A(out,in); 
    output[15:0] out;
    input[3:0] in; 
    reg[15:0] out;//out为16位寄存器 
    always @(in) //循环输入
    begin 
        case(in)
        //输入4位十进制数，输出16位二进制数
        4'd0:  out=16'b1111111111111110; 
        4'd1:  out=16'b1111111111111101; 
        4'd2:  out=16'b1111111111111011; 
        4'd3:  out=16'b1111111111110111; 
        4'd4:  out=16'b1111111111101111; 
        4'd5:  out=16'b1111111111011111; 
        4'd6:  out=16'b1111111110111111; 
        4'd7<
最低0.47元/天 解锁文章
Sep_Young
关注
  • 0
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
模块设计-Verilog RTL-vending machine
03-21
概述：一种自动售货机vending machine的Verilog设计代码，可实现自动售货机的若干种基本操作，例如：用户启动、用户停止、接受投币、给出货物、取消找零等。 主体框架：售货机投币值规定为0.5元或者1元，货物定价为2.5元。大于等于2.5元后给出货物并相应给出找零，过程中用户如果取消则停止交易并找零，大于等于2.5元后不允许取消操作。 设计信号概述： （1）基本时钟与复位（复位低有效） （2）用户操作开始信号（op_start），用户操作取消信号（op_cancel） （3）用户投币信号（coin） （4）自动售货机工作占用信号（hold） （5）提示用户拿取货物信号（take） （6）找零提示信号（charge_sig），找零数量信号（charge_val） 适合人群：适合于对Verilog语法有基本了解以及熟悉数字设计的人员。 阅读建议：此资源仅为RTL设计代码，可以用作Verilog编程的练习，或者可根据此设计搭建验证平台来熟悉验证过程。
Verilog RTL代码新手上路教程.pdf
08-27
erilog RTL代码新手上路教程.pdf Verilog RTL代码新手上路教程.pdf (827.38 KB, 下载次数: 130 ) 2012-12-25 17:28 上传 点击文件名下载附件 【新手教程】Verilog RTL代码新手上路教程.pdf
数字逻辑课程设计，简单的8位模型计算机verilog设计
qq_55880219的博客
09-30 5275
本设计将自顶向下地进行模型计算机设计，完成了系统设计、功能模块设计和仿真、系统设计与仿真，实现了功能模块和系统的下载和调试。加深了对“数字逻辑与数字系统”知识的理解，强化了理论知识，掌握了的实践和应用。在Vivado 2018.3环境下，采用Verilog语言构建算术逻辑运算单元、累加器、控制器、地址寄存器、程序计数器、数据寄存器、存储器、存储器选择器、节拍发生器、时钟信号源、指令寄存器、指令译码器等功能模块，以及8位模型计算机系统。
看懂Quartus的RTL视图
muxi_huang的博客
06-26 8583
  实现一个LED流水灯，切换周期为1s。代码如下： module led( input clk_50m, input rst_n, output[3:0] led ); localparam TOTAL_TICK = 27'd50000000; // 1s reg[3:0] led_r; reg[26:0] cnt; assign led = led_r; // 写法一 //always @(posedge clk_50m or negedge rst_n) begin // if(!r
Verilog基础之七、译码器实现
zyp626的博客
06-19 1040
​译码器的实现为编码器的逆过程，以3-8译码器为例，真值表如下。
【Verilog基础】14.编码器和译码器
托马斯的博客
09-03 2506
编码器和译码器
Verilog RTL 新手代码设计 （计数器、状态机、移位寄存器）
Python_banana的博客
11-11 4025
9.计数器 首先编写Verilog代码如下： //////////////////// 计数器代码 ///////////////////////// module top( RST , // 异步复位， 高有效 CLK , // 时钟，上升沿有效 EN , // 输入的计数使能，高有效 CLR , // 输入的清零信号，高有效 LOAD , // 输入...
RTL设计与编码指导
lzhang97的博客
06-11 4586
一般性指导原则 面积和速度的平衡与互换原则 面积（Area）是指一个设计所消耗的目标器件的硬件资源数量，对FPGA，可以使用所消耗的触发器（FF）和查找表（LUT）来衡量。速度（Speed）是指设计在芯片上稳定运行时所能到达的最最高频率，这个频率由设计的时序状况决定，与设计满足的时钟周期、PAD to PAD Time、Clock Setup Time、Clock Hold Time和Clock-to-Output Delay等众多时序特征量密切相关，面积与速度这两个指标贯穿RTL设计的始终，是设计质量评
8-Verilog HDL编码器与译码器设计.7z
03-05
Verilog HDL编码器与译码器设计，Vivado仿真工程。
模4可逆计数器
04-28
这是模4可逆计数器的电路连接，刚学的，简简单单。
project_yimaqi_38译码器Verilog_vivado_vivado38译码器_
10-03
通过vivado实现38译码器，通过不同的输入实现相应的输出，低电平有效
模N计数器的verilog代码
08-31
模N计数器的verilog代码 计数器
使用Verilog语言实现三-八译码器与八位全加器
最新发布
tanjunjie2004的博客
12-16 1136
a,b”为8位二进制输入，也就是相加的俩个二进制数；“cin”为从下进位的一位二进制数；“out”为相加后的一位二进制进位；“tem”是为了继承每次计算后的进位并反馈给下一次的计算。这张真值表看着复杂，其实采用条件判断语句就能轻松解决，但也得用到“{}”的知识，例如“{}”可以将多个二进制数组合成一个，下面的方法也要用到。实现一位全加器有很多种方法，例如门电路法；其中的“ben”是全加器中的本位，“jin”是全加器中的进位，“a,b,c”是三个输入。这种方法可以大幅度减少代码的篇幅，也很容易方便理解。
Verilog中的3-8译码器代码
ZXX100084023535的博客
05-16 3540
译码器是数字系统的常用功能模块，典型的行为代码如下： module decoder3to8(out,in,enable); input [2:0] in; input enable; output [7:0] out; reg [7:0] out; always @(in or enable) begin if(enable==1'b0) out=8'b11111111; else out=81'b1<<in; //左移操作 end
用 Verilog 设计一个3-8译码器、一个多位全加器和一个16位算术逻辑单元 (ALU)
cqjtu_pengzifu的博客
12-15 840
代码中的 n 表示位数，这里 n = 16.RTL 图（1位全加器内部已省略）与4位串行全加器类似。verilog 代码。verilog 代码。verilog 代码。verilog 代码。verilog 代码。verilog 代码。
verilog——三八译码器
m0_46889356的博客
05-25 7568
三八译码器 `timescale 1ns / 1ps module three28( a, b, c, out ); input a; input b; input c; output reg [7:0] out;//always里赋值必须是reg型 //always描述的信号赋值，赋值对象必须是reg类型 always@(*) begin case({a,b,c})
FPGA实验1-2：电路开发入门（DE0开发板）
Sep_Young的博客
11-08 3076
FPGA 实验 项目创建、编译和下载 实验一：用1个拨码开关控制所有的LED灯亮灭DE0手册中的管脚对应 原理图 RTL视图 &结果显示 FPGA 实验 译码器组合逻辑 实验一：2个2-4译码器模块，分别控制对应组的LED设计要求：放置2个2-4译码器模块，则总共2组SW，2组LED每组2个SW分别控制其对应的4个LED组。 例化的子模块代码 module decoder2_4(out,in);
FPGA电路逻辑的原理图方式设计与验证
Sep_Young的博客
10-20 2772
实验1：拼接 4-16译码器 3-8译码器管脚及真值表设计要求：利用两片3-8译码器拼接成4-16译码器原理图 注：当输入D=0时，第一片3-8译码器工作，第二片禁止；当D=1时，第一片3-8译码器禁止，第二片工作。 仿真波形 注：通过波形可看出输出信号的毛刺，说明存在组合逻辑的竞争与冒险。 实验2A ： 设计M=12的计数器 161计数器管脚及真值表 设计要求：利用161计数器芯片，设
计数器加译码器设计Verilog代码
05-25
以下是一个简单的计数器加译码器的 Verilog 代码： ``` module counter_decoder ( input clk, // 时钟信号 input rst, // 复位信号 output reg [3:0] out // 输出信号 ); reg [3:0] cnt; // 计数器寄存器 // ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值