下图是DC子模块与其他模块交互,以及自身逻辑的框图。
DC可以接收X-bar的信号,经过处理产生EVT事件,然后可以选择是否经过滤波。然后经event triggering后产生sync/force/inter/soc四种信号送给TB/TZ/ET子模块。
下图是EPWM和外围其他各模块的交互图。
当DC事件送到TZ,TZ中不同寄存器对该事件定义不同时,它们之间有如下图所示的优先级排序。
下图是event triggering的内部逻辑框图。可以看到evt1可以产生force/inter/soc/sync四种信号,而evt2只能产生force/inter两种信号。
DC子模块可以对evt事件进行过滤和捕获。下图中BLANKWDW是产生的blank空窗信号,该信号和EVT信号相与时,即可在低电平时把evt事件过滤掉。
下图是blankwdw的示意框图。软件可以配置offset和window宽度,以决定在一个周期的哪个位置进行滤波。
DC子模块中还有谷底切换功能。下图所示的是谷底切换的原理框图。从中可以看到:
1)含有边沿过滤功能;
2)可以产生delay延时动作。delay的事件由SWVDELVAL和VCAPCTL[VDELAYDIV]决定;
3)有边沿检测功能,用于开始和停止计数。
疑问:
DC子模块中capture control logic,捕获功能是有什么用途呢,DCCAP的值可以用作什么呢?
参考文档:
TMS320F28004x Real-Time Microcontrollers Technical Reference Manual (Rev. G)