源代码
module Second_pulse_generator(
input wire clk,//外部时钟,所用时钟为100MHz,周期为10ns
input wire rst,//清零端
output reg sec_pule//脉冲信号
);
reg [27:0] m=0;//用于时间计数
//reg n;
initial
begin
m
源代码
module Second_pulse_generator(
input wire clk,//外部时钟,所用时钟为100MHz,周期为10ns
input wire rst,//清零端
output reg sec_pule//脉冲信号
);
reg [27:0] m=0;//用于时间计数
//reg n;
initial
begin
m