1.添加debug核的合理方法是在源代码中添加(*mark_debug="true"*),综合后,打开综合结果,set debug内这些标记的信号全部在网标内,不会被优化掉。如果不在代码里加这些标记,直接在综合结果里添加net,很多感兴趣的信号会被优化掉,且残缺不全。
2.若果debug核使用的时钟是zynq ps端输出的时钟,那么烧录完bit文件后,是不会自动弹出debug界面的,需要在软件工程里,debug软件工程,让cpu跑起来,产生时钟信号,再回vivado内refresh device,即可弹出debug界面。
3.自定义IP内代码被改动后,Block Design内会提醒刷新IP路径,然后在窗口下方勾选改动的IP,点击UPDATE IP按钮,即可更新IP核。
4.重新生成bit文件后,建议关闭eclipse软件工程,vivado内file-> export hardware,重新输出.hdf等硬件信息文件,然后重新打开eclipse软件工程,eclipse会自动更新硬件信息,并重新编译整个工程。
5.逻辑模块IP的多个中断不能直接与CPU的中断输入连接,需要通过xlconcat组件合并后,一起连接至CPU上。且逻辑模块IP的中断最好在Block Design内连接到CPU上,如果引出BD,然后在顶层模块用代码方式连接到CPU的中断输入端,产生的.hdf文件生成的xparamerters.h中,不会产生中断号,导致无法在c程序中注册中断函数。
6.vivado IP封装时,如何设置模块的某个中断输出为中断类型?interface and port (大概是这个名字