一、实验目的
(1)学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作;
(2)初步了解 SOPC 的开发流程,基本掌握 Nios II 软核的定制方法;
(3)掌握 Nios II 软件的开发流程,软件的基本调式方法。
二、实验原理
控制 LED 灯闪烁的用户程序代码很小,可将其固化在片内 ROM 来执行。变量、堆栈等空间使用片内 RAM,不使用任何片外存储器。其它逻辑与 Nios II 系统一样可存在于 FPGA中。Nios II 系统可与其它片内逻辑相互作用,取决于整个系统的需要。
三、实验步骤
(一) 硬件部分设计
1).创建项目
2).进行Qsys系统设计
1.点击 Tools 下拉菜单下的 Platform Designer 工具
2.保存命名为kernel
3.双击clk_0,对Clock进行时钟设置,设置为50M
4.添加Nios ll 32-bit CPU
在Nios Core栏中选择Nios II/f选项,其他保持默认选项,然后点击finish
右键选择重命名,重命名为cpu;
将cpu的clk和reste_n分别与系统时钟clk_0的clk和reste_n相连