超级会员免费看
本文介绍了逻辑电平的基础知识，包括TTL、CMOS、LVTTL和LVCMOS的特性，并探讨了这些低速逻辑电平在互连时的注意事项。此外，文章详细讨论了高速逻辑电平，如LVDS、LVPECL和CML，分析了它们在高速应用中的优势，如抗干扰能力、功耗和速率。重点讲述了LVDS的低功耗和对电源电压的宽容性，LVPECL的高速率和驱动能力，以及CML的简单外部端接。最后，提到了差分对应用中的关键设计要点，如信号线长度和间距的控制，以确保信号质量和减少EMI。
低速逻辑电平
TTL/CMOS/LVTTL/LVCMOS逻辑电平介绍
传统单板设计中，TTL和CMOS逻辑电平被广泛应用，是数字电路设计中最常见的两种逻辑电平，LVTTL和LVCMOS是它们的低电平版本。
TTL----------(Transistor-Transistor Logic gate），晶体管-晶体管逻辑门
由于晶体管是流控器件，且输入电阻较小，因此TTL电平速度快，但功耗较大；
CMOS------（Complementary Metal Oxide Semiconductor），翻译过来是互补金属氧化物半导体 ，也就是MOS管逻辑。
由于MOS管是压控器件，且输入电阻极大，因此CMOS电平的器件速度较慢，但功耗较小，同时由于CMOS器件输入阻抗很大，外界微小的干扰就可能引起电平的翻转，因此CMOS器件上使用的输入引脚应做上下拉处理，不能浮空。
现实中的信号是连续的模拟信号，而数字信号只有“1”和“0”两种逻辑状态，需使用阈值来定义来定义信号的逻辑状态。
逻辑电平阈值如下图：
订阅专栏 解锁全文
扫一扫
3万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
