【ARM Cache 及 MMU 系列文章 1.4 -- 如何判断 L3 Cache 是否实现?】

已于 2024-06-12 21:24:56 修改
阅读量265 收藏
点赞数
分类专栏： # 【ARM Cache与MMU/MPU 专栏】 文章标签： arm开发 Single-Threaded 什么是PE L3 Cache 实现
于 2024-06-11 16:07:33 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/139601175
版权
本文介绍了如何通过Cluster Configuration Register在ARMv9中判断L3 Cache是否实现，涉及NUMCORE、NUMPE、L3 Cache标志位等。同时，解释了Single-Threaded Core的概念，它是指每个时刻只能执行一个线程的处理器核心，并与PE（Processor Execution units）的关系进行了解析，以及与多线程的对比。
摘要由CSDN通过智能技术生成


请阅读【ARM Cache 及 MMU/MPU 系列文章专栏导读】
及【嵌入式开发学习必备专栏】

文章目录

Cluster Configuration Register

同 L2 Cache 判断方法类似，ARMv9 中也提供了一个自定义的系统寄存器 IMP_CLUSTERCFR_EL1 来展示当前的 CPU中的相关配置，如下：
在这里插入图片描述
bit [3:0] NUMCORE: 用于展示cluster中有多少个core；
bit [8:4] NUMPE：用于展示在 cluster中有多少个 PE， 对于单线程

了解本专栏 订阅专栏 解锁全文 超级会员免费看
主公讲 ARM
关注
专栏目录
订阅专栏
【ARM Cache 及 MMU 系列文章 6.5 -- 如何进行 Cache miss 统计？】
CodingCos的博客
06-11 942
L1缓存：分为指令缓存（I-cache）和数据缓存（D-cache），通常每个核心都有自己的L1缓存。L2缓存：作为一个桥梁，连接快速但容量较小的L1缓存和慢速但容量较大的L3或主内存。L2缓存可能对每个处理器核心是独立的，也可能是几个核心共享的。L3缓存：在多核处理器上，L3缓存通常是所有核心共享的，容量更大，但速度慢于L1和L2缓存。
CPU三级缓存技术解析
Ethereal的博客
12-30 2481
CPU三级缓存技术解析
【ARM Cache 与 MMU 系列文章 1.7 -- ARM Cache 组相联映射】
CodingCos的博客
04-29 705
全相连缓存：高命中率，硬件复杂度和成本高。直接映射缓存：硬件简单，成本低，但容易发生冲突。多路组相连缓存：折衷方案，平衡了命中率、硬件复杂度和成本。ARM架构的缓存设计考虑了这些不同的组织结构，以满足不同应用场景下对性能、功耗和成本的需求。在实际的ARM处理器中，多路组相连缓存因其较好的平衡性而被广泛采用。
【ARM Cache 与 MMU 系列文章 5.1 -- Cache 缓存一致性协议】
CodingCos的博客
11-06 299
L1 cache 分为单独的 instruction cache（ICache）和 data cache（DCache）。 L1 cache是CPU私有的，每个CPU都有一个L1 cache。一个cluster 内的所有CPU共享一个L2 cache，L2 cache不区分指令和数据，都可以缓存。 所有cluster之间共享L3 cache。L3 cache通过总线和主存相连。当CPU试图从某地址load数据时，首先从L1 cache中查询是否命中，如果命中则把数据返回给CPU。 如果L1 cache缺失，
【ARM Cache 及 MMU 系列文章 6 -- Cache 寄存器 CTR_EL0 | CLIDR | CCSIDR | CSSELR 使用详解 1】
CodingCos的博客
06-05 504
LoUU（Level of Unification, Uniprocessor）是ARMv9架构中的术语，指在针对处理器元素（PE）执行PoU clean 或者 invalidate 时，必须clean或invalidate的最后一级缓存。与LOC（Level of Coherence，一致性级别）类似，LoUU的值也代表了一个缓存级别。当LoUU字段值为0x0时，意味着在执行到 PoU clean 或 invalidate 时，不需要clean 或者 invalidate任何缓存级别。
【ARM Cache 及 MMU 系列文章番外篇 8.3 -- ARMv9.2 Cortex-A720 Hunter 介绍】
CodingCos的博客
10-18 1022
下图是 A720 内部组件图：Register rename，寄存器重命名Instruction decode，指令解码Instruction issue，指令分发Execution pipeline，执行流水线，主要是做一些向量运算，Activity Monitoring Unit (AMU): 它的主要功能是提供一种机制来测量处理器的运行活动。AMU 通过收集和存储关于处理器执行的指令和内存访问的详细信息，使得开发者可以更好地理解和优化软件在硬件上的性能。
【ARM Cache与MMU/MPU 系列文章 1.1 -- 如何获取 Cache size 的大小？】
CodingCos的博客
06-06 253
所以通过读取 CCSIDR_EL1, Current Cache Size ID 寄存器，就可以获取 Cache Size 的大小，但是我们知道在一个大的Soc 系统中，Cache 往往是多级的，所以首先我们需要指定要读取哪一级Cache 以及读取Cache 的类型是 Data Cache 还是 Instruction Cache，可以通过配置寄存器。接下来以读取L3 Cache Size 的大小为例进行介绍，L2/L1 cache 读取类似于L3 Cache Size 的读取。, 可知 一共有 12路；
【ARM Cache 与 MMU/MPU 系列文章 1.2 -- Data Cache 和 Unified Cache 的区别是什么？】
CodingCos的博客
06-07 371
数据缓存和统一缓存在现代处理器架构中扮演着重要角色，它们各自的设计和优化针对不同的应用场景和性能要求。理解它们的差异有助于深入了解处理器的工作原理和如何优化软件以充分利用硬件资源。
【ARM Cache 及 MMU 系列文章番外篇 8.2 -- ARMv9 Core 有哪些？】
CodingCos的博客
08-09 2650
是一个更大的微体系结构跳跃，因为它代表了Arm的 Cambridge CPU 设计团队的一项新的 CPU设计。A510 在改进 IPC的同时仍继续关注功率效率，并且也许最有趣的是，它保留了其有序的微体系结构特征。A510则采用了一个混合核心微架构）新设计，可将2个A510组合成一个群组，单一CPU可由多个群组构成，从而实现更加弹性化的结构设计。两个核心对它们共享L2缓存系统以及它们之间的FP / NEON / SVE pileline。
一键自动化配置OpenHarmony编译环境
wenfei11471的博客
09-28 885
一个OpenHarmony rk3568编译问题
smile的专栏
09-28 405
OpenHarmony RK3568内核编译时__aarch64_cas4_acq_rel的异常处理。
ARM点灯---看手册
2201_75286049的博客
09-27 901
unsigned long:无符号是因为地址都为正数，long是因为32位操作系统long为4个字节，64位操作系统，long为8个字节，如果写int 32位64位都是4字节，不同操作系统地址存放也不一样，所以为unsigned long型。一个程序可能会遇到内存泄漏问题，可能一次运行泄漏几M大小，执行几个小时才会泄漏到站崩溃，所以要查看是否有内存泄漏。0x56000010硬件地址（寄存器），与cpu中真正的寄存器不一样，那是真正的寄存器 这里只是硬件地址。0927下午 00：30。
Qemu开发ARM篇-7、uboot以及系统网络连接及配置
最新发布
sinat_33909696的博客
09-29 799
在上一篇中，我们制作了AB分区系统镜像，并成功通过uboot加载kernel以及dtb并引导进入了系统，但目前uboot和系统还无法进行网络，这对于我们开发非常不便，在本节中，我们将讲解如何对uboot以及系统进行网络连接。
OpenHarmony标准系统上实现对rk系列芯片NPU的支持(npu使用)
weixin_58069108的博客
09-28 798
HarmonyOS/OpenHarmony 如何将rawfile中文件复制到沙箱中
weixin_44640245的博客
09-29 488
关键词：h5离线加载、HarmonyOS、OpenHarmony、文件操作、复制、解压当下有一个场景，需要把离线的h5资源zip压缩包复制到指定的沙箱路径中，随后解压，供webview直接加载沙箱中的h5资源，后续可提供更新的形式直接更新沙箱中文件内容，那么如何实现该功能？
ARM 汇编5 数据类型
qq_19859865的博客
09-28 551
在ARMv7-M处理器中，Byte对应8bits，Halfword对应16bits, Word对应32bits。而之所以two's complement 能够进行数字的表达，就是巧妙的利用了overflow的原理，如下图。关于负数，我们通常会基于two's complement的模式进行数字的表达。如下图，一个寄存器中包含8 nibbles，也就是32bits。而在展示中，我们通常会使用一位来表示4bits，也就是。2. 负数对应的表达是首先反转，1. 正数对应的表达是。所以，-18的表达就是。
netdata（Linux 性能实时监测工具）一键安装 for armbian
qq_24768591的博客
09-28 371
【代码】armbian 官方netdata脚本一键安装。
windows+vscode+arm-gcc+openocd+daplink开发arm单片机程序
Accowo的博客
09-28 461
windows+vscode+arm-gcc+openocd+daplink开发arm单片机程序，脱离keil。目前发现的最佳解决方案是，使用vscode+embedded ide插件。
Cortex-A系列处理器编程宝典：深入理解寄存器、CACHE与MMU
本资源是ARM官方发布的《ARM Cortex-A系列程序员指南》第四版，版权日期为2011年至2013年。Cortex-A系列处理器是ARM架构中的一种高性能、广泛应用的处理器核心，该指南深入讲解了这一系列处理器的细节，旨在帮助...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值